700V BCD高压场控功率器件及集成技术研究

发布时间：2020-07-03 12:08

【摘要】：700 V高压BCD工艺是近几年国内外晶圆生产厂重点开发的工艺平台,其广泛应用于模拟IC(集成电路)中的电源管理、电机驱动、汽车电子和工业控制等领域。相比于传统设计方案所采用的控制芯片加分立功率管的“二合一”方式,700V BCD工艺通常具有低成本、易封装、易设计和芯片外围更精简等优势。高压BCD工艺中的核心器件按应用可分为高压开关功率管和高压启动功率管。其中高压开关功率管通常采用高压LDMOS(Lateral Double diffused MOS),在保持高耐压的同时减小其比导通电阻Ron,sp(导通电阻×面积)是其主要研究方向。RESURF(降低表面电场)技术是高压LDMOS的核心技术,国内外的相关研究主要围绕着Double RESURF技术、Triple RESURF技术以及超结(Super Junction)技术进行,通过各种结构的变形优化器件的击穿电压和比导通电阻。高压启动器件普遍使用高压JFET(结型场效应晶体管),其主要研究方向为:在获得高耐压的前提下追求较小的夹断电压(也称关断电压)和低漏诱生势垒降低(DIBL)效应。本文的主要创新点针对两类高压场控功率器件,包括:首先,提出了一类700V超低比导通电阻的双p埋层(DB)双通道n LDMOS(DB-nLDMOS),包括源端非隔离型(NISO)与隔离型(ISO)两种结构。针对这类结构,提出了一个导通电阻解析模型,提出了导通电阻优化技术和源端自隔离技术。其次,提出了一类700 V低夹断电压的nJFET,包括两种结构的700 V nJFET。同时提出了一种获得低夹断电压、低DIBL效应的关键技术。本文的主要工作如下:第一,提出了超低比导通电阻的700 V NISO DB-nLDMOS和ISO DB-nLDMOS。首先,通过推导器件在深线性区的导通电阻解析模型找出了优化Ron,sp的方向。接着,引入一种降低器件Ron,sp的关键技术,包括两方面:一是在工艺上限制P埋层注入后长时间的高温热预算,二是从结构上优化器件的Neck(双P埋层之间及上方的漂移区)区域的尺寸。这两项导通电阻优化技术使非隔离型和隔离型结构分别获得了800 V和780 V的击穿电压、11.5?·mm2和11.2?·mm2的比导通电阻,这是截止论文发表时已报道过的同类技术中的最优值。此外ISO DB-nLDMOS引入了一种高压LDMOS自隔离技术,即通过分离地注入N阱漂移区,再通过横扩后连接使其在Neck区域的漂移区拥有较低的漂移区浓度,抑制了鸟嘴下方电场随漏源电压增加而迅速聚集的效应,从而获得了源端可浮动的高的击穿电压。第二,提出低夹断电压700 V nJFET。其中包括双埋层Triple RESURF n型JFET(DB-nJFET)和薄沟道Triple RESURF n型JFET(TCT-nJFET)。两种结构均采用一种获得低夹断电压、低DIBL效应的关键技术,即在不增加额外层次前提下,在JFET沟道区引入p型层以降低沟道厚度,这样带来的好处是:增加了栅源电压对沟道区的控制能力,从而使器件获得了低的夹断电压和低的DIBL效应。实验结果显示在漏端电压为500 V时,DB-nJFET获得了30 V的夹断电压,5.7%的DIBL灵敏度和2.6 mA的饱和电流;TCT-nJFET获得了24 V的夹断电压,3.5%的DIBL灵敏度和2.3 mA的饱和电流。此外这两种结构均获得了800 V的关态击穿电压和650 V左右的开态击穿电压。与传统结构相比,这两种结构均具有低夹断电压、低DIBL效应、高耐压和大的饱和电流等特点。在前述两种高压JFET基础上,提出了一种低损耗、低成本的高压启动电路,由于将700 V非独立型nJFET与40 V pJFET相结合,使其与传统的方案相比不仅节省了大量的版图面积,也使启动模块的关断损耗更低、关断漏电流更加稳定。第三,提出了一种双通道分段阳极横向绝缘栅双极型晶体管(DSA-LIGBT)。该器件结合了传统的LIGBT和Triple RESURF LDMOS的优点,使其获得了低的比导通电阻、低的转折电压(VST)和快的关断速度(Toff)。通过设计n型阳极和p型阳极的比例及宽度来优化比导通电阻和转折电压。实验结果显示,该器件的转折电压只有0.9 V,且在阳极电压VA等于0.9 V和3 V条件下,比导通电阻分别只有11.7?·mm2和3.6?·mm2,在已报道的同类型结构中具有一定的优势。同时该器件也获得了800 V的阳极击穿电压和180 ns的关断速度。第四,通过将以上高压器件与中低压MOS管、BJT以及各种电阻电容等器件集成,本文提出并成功实现了一套先进的0.35μm700VBCD工艺。该套工艺主要优点如下:第一,功率管具有800 V的耐压和11.7?·mm2的比导通电阻,这个结果属于国内领先和国际先进水平。第二,工艺简单,生产效率高。因较少的工序且仅需12张掩膜板。第三,易实现,无需外延等特殊材料,也无特殊工序要求。第四,高集成度,在0.35μm后道工序下实现。第五,良好的可靠性和满足量产化的高良率。
【学位授予单位】：电子科技大学
【学位级别】：博士
【学位授予年份】：2015
【分类号】：TN386

【相似文献】

相关期刊论文 前7条

1 司佑智;BCD比例乘法器在当量变换中的应用[J];电子技术应用;1989年04期

2 朱向军;;单片机BCD显示计数器的探讨[J];中国校外教育;2010年20期

3 周日贵;张满群;吴茜;施洋;;新型BCD加法器及其可逆逻辑实现[J];华东交通大学学报;2011年04期

4 刘静波;;基于单片机的四位BCD编码器电路设计[J];现代电子技术;2006年18期

5 Chris Jones;;用FPGA构成简单的BCD加法器的方法[J];电子设计技术;1996年06期

6 潘思省;;一种扩展LSI用途的笔划—BCD译码器CH294[J];集成电路应用;1987年02期

7 ;[J];;年期

相关重要报纸文章 前1条

1 记者井波;明年7月底前完成BCD级危房改造[N];新疆日报(汉);2008年

相关博士学位论文 前1条

1 毛q;700V BCD高压场控功率器件及集成技术研究[D];电子科技大学;2015年

本文编号：2739642