毫米波CMOS低噪声放大器的设计与研究

发布时间：2020-07-04 23:14

【摘要】：随着无线通信技术的快速发展,由于低频段的频谱资源都已被占用,越来越多的应用工作在毫米波频段;而CMOS工艺的发展促使晶体管的截止频率大幅增大,使设计毫米波频段的电路成为可能;低噪声放大器作为射频接收机的第一级放大器,其对接收机性能有着至关重要的影响。本论文基于65nm CMOS工艺设计了两款E-波段低噪声放大器,主要工作如下:1.对几种常用的低噪声放大器结构进行了性能分析,对各个性能进行折中考虑后,确定电路的拓扑结构;对单个晶体管的几何参数与最大增益和最小噪声系数的关系进行了仿真分析,确定晶体管的栅宽、栅指数和直流偏置,为构建电路仿真做好前期准备工作。2.对无源器件进行了建模和仿真,主要是对螺旋电感、变压器和巴伦的特性进行了详细介绍,并建立准确的模型来分析电感和变压器的损耗机理,为后续的无源器件设计奠定理论基础。最后本文设计出了一款新颖的片上电感和一款新颖的片上变压器,并在变压器的基础上设计了一款可重构变压器和一款片上巴伦,并且能获得良好的性能。3.最后基于TSMC 65nm CMOS工艺设计了两款应用在E-波段的低噪声放大器,第一款是采用四级级联的共源级结构,其中第一级采用源级退化电感来减小噪声,匹配网络由螺旋电感和电容组成。在1.5 V的电源电压下,增益最高为12.6dB,最小噪声系数6.8 dB,70-84 GHz的输入输出匹配良好,由于采用多个片上螺旋电感,芯片面积较大;第二款在第一款低噪声放大器的基础上,采用了变压器来设计匹配网络,仿真结果显示最低的噪声系数可实现4.9 dB,并且可以减小芯片面积。
【学位授予单位】：温州大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TN722.3
【图文】：

传输速率,通信系统,发展趋势,频段

1.1 研究背景与意义近年来，无线通信技术得到了飞速的发展，通信技术的传输速率高到 10Gbps，如此高的传输速率不仅需要更有效的调制方式，还要更大的工作带宽，而当前低频段的频谱资源十分的拥挤，电磁环境复杂，难以实现超高速和超宽带[1]。因此，30 GHz 到 300GHz 的毫米波频段受到研究人员的重点关注，该频段频谱资源丰富，而且具有工作波长短，器件小型化易于集成等特点。此外，毫米波频段的信号传输距离较短，有利于频率复用，并降低区域间信号干扰。毫米波频段中 60GHz 频段是免许可证的工业、科学、医疗（ISM）频段；71-76 GHz、81-86 GH用于点对点的高速无线通信[2]；77GHz 都被用在汽车领域的无人驾驶技术上，其中一个重要的传感器是毫米波雷达，在技术上，77 GHz 雷达传感器性能更加有力，其目标识别率、测速率和测距离的精准率较 24 GHz 雷达传感器提高了三至五倍。

电路图,低噪声放大器,电路,噪声性能

在毫米波频段电路的集成度、性能和成本等方面的突破。1.2 毫米波 CMOS 低噪声放大器国内外研究现状近年来，越来越多的研究人员展开了对低噪声放大器的研究与设计，性能到了极大的提升，频率从兆赫兹到吉赫兹；由于有源器件对噪声性能的影响，们越来越倾向于使用更少的晶体管，而通过不断改进和优化无源器件的结构和能，从而改善电路整体的性能。接下来是阐述近几年国内外对低噪声放大器电研究的发展。2011 年，同样来自台湾大学的 Han-Chih Yeh 提出来基于变压器的噪声抑技术，论文中设计了两款多级堆叠的 cascode 结构的超低功耗 LNA，分别工作Q 波段和 V 波段，如图 1-2 所示，变压器原副线圈分别放置在堆叠晶体管之间改善了 LNA 的噪声性能；两款 LNA 都采用的是 3V 的供电电压，最终实现的益为 20.3 dB 和 12.7 dB，噪声系数最小为 4.6 dB@40 GHz 和 4.7 dB@58 GHz消耗的功率分别为 15 mW 和 18 mW[4]。

【相似文献】