低温漂高电源抑制比带隙基准电压源的设计
发布时间：2020-07-06 23:03
【摘要】：带隙基准源是模拟电路中重要的基础模块,在线性稳压器、开关电源、高精度比较器等电路中得以广泛应用。由于现如今光刻等制造工艺的不断进步,集成电路的尺寸也随之在不断降低。随着集成电路在飞速发展,对于电路的性能也提出了更高的要求。传统基准源的温度漂移高、电源抑制比低,在许多对精度有要求的电路已不再适用。因此对于低温漂、高电源抑制比基准源的研究有重要意义。本论文在对国内外带隙基准源工作原理研究的基础上,设计了一款低温漂、高电源抑制比带隙基准源。论文首先对基准源的发展历史及国内外研究进展进行分析介绍;然后对几种不同基准源结构及原理进行分析比较,并对基准源的性能指标进行介绍;最后,对本文所需带隙基准源进行设计。为了降低基准源的温漂系数,采用二阶曲率补偿技术,利用工作在亚阈值区的MOS管的特性,抵消了三极管基射极电压V_(BE)中的二阶项;为了提高基准源的电源抑制比,在基准源中添加了预调节电压负反馈电路,实现对电源电压波动的抑制。基于0.5μm的工艺库进行仿真,对所设计的运算放大器、基准源电路进行仿真与分析。仿真结果显示,运放开环增益是103.7dB,相位裕度65.7°,单位增益带宽21.5MHz,运放的电源抑制比是109.5dB,共模抑制比是68.1dB,运放性能优异,可满足基准源需求;基准源电路在-50~150℃的温度区间内,温漂系数是6.844ppm/℃,在不同工艺角下差异不大,电源抑制比在低频下为96.44dB,在1MHz时仍高达67.5dB,在不同频率下对电源电压波动均有良好抑制作用,电路的启动时间为20.94μs,版图的有效面积为55*290μm~2。
【学位授予单位】：哈尔滨理工大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TN432
【图文】：
图 1-1 LDO 架构[8]Fig.1-1 Architecture diagram of a low voltage differential linear regulator[8]随着微电子工艺技术水平的发展，MOS 管的特征尺寸也在按比如今工艺最先进的 Samsung、TSMC 已经可以量产器件尺寸 7nm芯片上所集成的器件数目进一步提高，虽然这使得芯片的整体性提高，但是这大大增加了芯片中电路设计的难度。传统的带隙基精度、温漂系数还是电源抑制比上，都已经难以满足当前高性能电一款拥有优良性能的带隙基准源的设计就变得十分必须了。当前从不同的方面对基准源进行优化，想要设计出更高精度的基准源的基准源表现出高 PSRR、高精度以及低温漂。基于目前电子设，对于温漂系数低、电源抑制比高的基准源的研究已变得非常重通过对当前电路需求的研究，本文所设计的这款基准电压源主要入手，并通过对电源波纹的抑制，提高电路的 PSRR。从而设计良好的带隙基准源。 发展历史
图 1-2 低输出带隙基准源[18]Fig.1-2 Low output bandgap reference[18]，通过利用 MOS 管的亚阈值特性代替电路中原有电阻设计了一款低功耗的基准源[19]，输出结果显示，在-2为 7ppm/℃，平均为 15ppm/℃，电源电压为 1.4~3V， 30mV。，Lei Liao 等评估、研究了 PSRR 增强的两个概念[20]工作电压 2.7V，可产生 1.26V 的参考电压，在 1MHz。设计的总电流小于 60μA。总体性能十分良好。，青东旭等人[21]通过对基准源进行分段补偿，获得低温运放输出节点与电流镜栅极，将电源电压波动之间送使得电流镜中电流保持不变，提高了电路的电源抑制，在-50~150℃范围内，温漂为 2.27ppm/℃，在低频dB。成电路的设计水平的提高和微电子工艺的不断进步，
迅速在市场上推广开来，所以如今大量的学者在进行 CMOS 基准源研究。从消费者的市场上看，对于基准源的优化主要是从低温漂、高 PSRR、低压低功耗、低噪声等方向入手。1.3.1 低温漂系数方向温度与 MOS 管中的许多参数都息息相关。比如，当温度有变化时，MOS 管的阈值电压也会随之发生改变。一年中同一个地方的温度；或者同一个时间，不同地点的温度都会有很大的差别。设计的产品，需要在正常环境温度变化中均可正常的使用。基准源就要求，在温度改变时，基准输出保持不变或是改变很小。基准源在进行一阶补偿后，温漂系数一般在20~100ppm/℃。现如今，这个结果很明显无法满足高精度电路的需求。通过阅读文献，对如今的获得低温漂的方法做出总结：对其分段进行线性补偿[22,23]、对 VBE线性化补偿[24]、利用不同温度系数的电阻进行补偿、对指数进行曲率补偿[25]等。2011 年，杨煜、陆锋等，在 BGR 电路的其他参数均为优良的情况下，通过曲率补偿的方法，使得 BGR 电路的温漂得到提高[26]。经仿真，结果显示：电路温度系数达到 11.2ppm/℃。电路的结构图如图 1-3 所示。
本文编号：2744265
【学位授予单位】：哈尔滨理工大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TN432
【图文】：
图 1-1 LDO 架构[8]Fig.1-1 Architecture diagram of a low voltage differential linear regulator[8]随着微电子工艺技术水平的发展，MOS 管的特征尺寸也在按比如今工艺最先进的 Samsung、TSMC 已经可以量产器件尺寸 7nm芯片上所集成的器件数目进一步提高，虽然这使得芯片的整体性提高，但是这大大增加了芯片中电路设计的难度。传统的带隙基精度、温漂系数还是电源抑制比上，都已经难以满足当前高性能电一款拥有优良性能的带隙基准源的设计就变得十分必须了。当前从不同的方面对基准源进行优化，想要设计出更高精度的基准源的基准源表现出高 PSRR、高精度以及低温漂。基于目前电子设，对于温漂系数低、电源抑制比高的基准源的研究已变得非常重通过对当前电路需求的研究，本文所设计的这款基准电压源主要入手，并通过对电源波纹的抑制，提高电路的 PSRR。从而设计良好的带隙基准源。 发展历史
图 1-2 低输出带隙基准源[18]Fig.1-2 Low output bandgap reference[18]，通过利用 MOS 管的亚阈值特性代替电路中原有电阻设计了一款低功耗的基准源[19]，输出结果显示，在-2为 7ppm/℃，平均为 15ppm/℃，电源电压为 1.4~3V， 30mV。，Lei Liao 等评估、研究了 PSRR 增强的两个概念[20]工作电压 2.7V，可产生 1.26V 的参考电压，在 1MHz。设计的总电流小于 60μA。总体性能十分良好。，青东旭等人[21]通过对基准源进行分段补偿，获得低温运放输出节点与电流镜栅极，将电源电压波动之间送使得电流镜中电流保持不变，提高了电路的电源抑制，在-50~150℃范围内，温漂为 2.27ppm/℃，在低频dB。成电路的设计水平的提高和微电子工艺的不断进步，
迅速在市场上推广开来，所以如今大量的学者在进行 CMOS 基准源研究。从消费者的市场上看，对于基准源的优化主要是从低温漂、高 PSRR、低压低功耗、低噪声等方向入手。1.3.1 低温漂系数方向温度与 MOS 管中的许多参数都息息相关。比如，当温度有变化时，MOS 管的阈值电压也会随之发生改变。一年中同一个地方的温度；或者同一个时间，不同地点的温度都会有很大的差别。设计的产品，需要在正常环境温度变化中均可正常的使用。基准源就要求，在温度改变时，基准输出保持不变或是改变很小。基准源在进行一阶补偿后，温漂系数一般在20~100ppm/℃。现如今，这个结果很明显无法满足高精度电路的需求。通过阅读文献，对如今的获得低温漂的方法做出总结：对其分段进行线性补偿[22,23]、对 VBE线性化补偿[24]、利用不同温度系数的电阻进行补偿、对指数进行曲率补偿[25]等。2011 年，杨煜、陆锋等，在 BGR 电路的其他参数均为优良的情况下，通过曲率补偿的方法，使得 BGR 电路的温漂得到提高[26]。经仿真，结果显示：电路温度系数达到 11.2ppm/℃。电路的结构图如图 1-3 所示。
【参考文献】
相关期刊论文 前5条
1 唐俊龙;肖正;周斌腾;谢海情;;一种高电源抑制比的全MOS电压基准源设计[J];微电子学;2015年04期
2 赛迪;;中国集成电路市场规模分析[J];集成电路应用;2014年04期
3 杨煜;陆锋;;一种低温度系数曲率补偿带隙基准电路[J];微电子学;2011年03期
4 吴蓉;张娅妮;荆丽;;低温漂高PSRR新型带隙基准电压源的研制[J];半导体技术;2010年05期
5 盛庆华;张亚君;王红义;;一种线性补偿的带隙基准电路[J];微电子学与计算机;2007年01期
相关硕士学位论文 前3条
1 赵岩;高精度低温漂CMOS基准源的设计与比较[D];西安电子科技大学;2013年
2 王国瑞;高性能带隙基准电压源的分析与设计[D];吉林大学;2010年
3 李帅;低压低功耗CMOS基准源补偿策略及电路设计[D];西安电子科技大学;2010年
本文编号：2744265
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2744265.html
