100M以太网PHY行为级建模研究

发布时间：2020-07-07 22:40

【摘要】：随着数字IC(Integrated Circuit)规模和复杂度增大,市场竞争日益激烈,提高IC设计能力、缩短产品面市时间成为企业成功关键。传统的以RTL(Register Transfer Level)为基础的数字IC前端设计流程中存在诸多例如RTL设计者文档解读歧义、整体设计缺陷在验证阶段才能发现等限制芯片研发速度的问题,而基于电子系统级(ESL)设计理论的设计流程可在很大程度上提高芯片的研发效率,从而缩短芯片面市时间。本论文以100BASE-TX以太网物理层(PHY)为应用背景,重点开展基于ESL(Electronic System Level)设计方法学理论的100BASE-TX以太网PHY(Physical Layer)行为级范畴建模方法研究及应用工作。论文取得的主要研究成果如下:从事务级建模(TLM)角度出发,提出了针对待设计电路的TLM建模实现方案,该方案将100BASE-TX以太网PHY主体划分为发送通道和接收通道,并将电路相关功能抽象为不同的“方法”。依据该方案,对电路各部分功能,尤其是扰码、解扰码等部分的算法及原理进行了深入研究,完成了描述电路各部分结构及程序思想的UML(Unified Modeling Language)视图的设计。进一步基于UML视图,采用SystemVerilog语言,依次实现了电路各个部分的事务级建模。以TLM模型通信细化、适配、时序封装等思想为指导,提出了针对待设计电路的行为级建模实现方案,该方案将100BASE-TX以太网PHY大体划分为PCS(Physical Coding Sublayer)子层、PMA(Physical Medium Attachment)子层、PMD(Physical Media Dependant)子层。依据该方案,对待设计电路的管脚信号及其时序进行研究,采用SystemVerilog语言分别实现了电路各部分的行为级模型。基于通用验证方法学(UVM),实现了针对RTL的UVM(Universal Verification Methodology)验证环境,此环境是在RTL详细设计完成之前利用已实现的行为级模型作为待测设计提前调试完成,且该环境中待测设计的参考模型由已实现的事务级模型改写而来。进而基于该UVM验证环境,充分利用已实现的行为级模型对RTL展开单元级及集成级的仿真验证工作,并进行覆盖率的收集分析工作,通过分析达到了验证要求。本文通过对待设计电路进行事务级建模和行为级建模,并应用所实现模型对RTL展开验证工作,实践证明了基于ESL设计方法学理论在芯片研发中具有显著优势。经统计,本文所实现模型对RTL设计者共提供64次参考和重要支持,极大提高RTL研发效率。另一方面,经估算,与传统设计流程相比本项目节省了约30%的研发时间成本。此外,应用本文TLM模型检查出了若干传统验证方法较难发现的RTL错误。通过本课题的研究,对提高集成电路设计能力和研发效率相关方法的研究提供重要解决思路,为行为级范畴的相关建模方法的理论研究以及工程应用实践提供有力的支持,同时为100BASE-TX以太网PHY的研究做出了一定贡献。
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN402
【图文】：

示意图,模型抽象,层次关系,示意图

而且可以让软件和硬件的集成开发以及验计方法可以加速验证工作。验证人员在 RT，并且可以利用模型在 RTL 验证的各个层电路系统，因抽象级别高于设计，便可以描工作。往往越复杂的电路使用此方法学进时间[31]。建模所介绍的关于 ESL 的描述主要的侧重点在若想践行 ESL 设计，其必定与事务级建模(T到的“事务”一词，在许多文献中也被称作件之间的一次交互行为的一种抽象的描述，。其中数据交互不局限于数据大小或者数据等情况[32]。

示意图,模型结构,示意图,主要功能

图 2.3 OSI 模型结构示意图（1）物理层：本层的主要功能是一方面，将上层协议中的数字信号的数据拟信号，进而传送至实体介质上。另一方面，将实体介质传送过来的模拟信数字信号的数据信息传输至协议的上层。（2）数据链路层：本层的主要功能在于对传输的数据信息进行例如错误检等操作，从而尽可能的提高数据传输的可靠性。（3）网络层：本层的主要功能是提供诸如路由选择、网络连接等操作，从低层非常具体的物理传送相对于高层变得透明化起来。（4）传输层：本层的功能可以简单理解为，将下层传输来的数据信息进行传输至上层。同时，将上层传输过来的数据分段信息进行打散进而传输给下（5）会话层：本层主要功能在于可以对两个不同的进程间的会话连接提供建、以及结束等操作。本层的数据主要与传输层交互，是通过设备端口号进行（6）表示层：本层的主要功能是为正在网络通讯之中的两个设备，提供其

结构图,结构图,子层,物理介质

图 2.4 100BASE-TX 大体结构图图 2.4 所示，为 100BASE-TX 模型的大体结构图，因为本文主要的研即物理层，所以我们主要研究对象是 100BASE-TX 结构中关于 PHY 层ASE-TX 的 PHY 主要组成部分是三个子层：即首先是物理编码子层（间是物理介质连接子层（PMA），再者还有物理介质相关子层（PMHY 直接相关连的是两个接口：其中一个即是位于 PHY 上层的介质无，另一个则是位于 PHY 下层的介质相关接口（MDI）[47]。面我们从 MII 到 PHY 再到 MDI 进行简单介绍。实际工程中不一定每系统的功能都严格按照此结构进行划分，但一定是大体符合此结构的口通常由两部分组成：一方面是 PHY 与数据链路层中的 MAC 子层之还有一部分是 PHY 与站管理实体相连接的部分。紧接着，进入 PHY 子层的主要功能是进行相关数据编码以及解码工作。100BASE-TX 的在此子层进行，值得一提的是，此处的编码是以太网技术中非常重要往决定以太网的数据信息传速速率。然后进入 PHY 层的中间子层 PM

【参考文献】