射频收发实验平台中数字前端的研究与设计

发布时间：2020-07-20 13:35

【摘要】：射频收发系统教学实验平台对射频电路与通信原理的教学有着重要的现实意义与实用价值,作为实验平台重要组成部分的数字前端,其负责射频前端与上位机之间的信号传递与控制交互,完成信号的采集,变换,显示等功能。鉴于FPGA(现场可编程门阵列)强大的数据处理能力、LabVIEW(虚拟仪器工程平台)便捷的数据采集与分析能力以及USB(通用串行总线)高速数据传输能力。本文提出了一套基于USB+FPGA+AD/DA(模数/数模转换器)的数字前端结构,实现了实验平台中数字前端的基本功能。论文主要工作分为以下三个部分:一是设计了数字前端的整体结构;二是根据数字前端的结构完成USB、AD/DA和FPGA等芯片的选型及相应的电路设计,并在此基础上完成了数字前端PCB版图绘制与实物加工;三是编写了相应的程序代码,完成对AD/DA、USB等芯片的驱动控制,并采用LabVIEW进行上位机软件开发,用于信号的接收显示;最后对实验平台进行了收发测试,验证了平台能正常完成数据收发。
【学位授予单位】：南京邮电大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TN79
【图文】：

数字前端,总体结构

SB 上传至上位机。因此数字前端的总体硬件架构如图 2.1 所示：主要由 FPGA、DA、AD、USB 以及电源五个功能模块组成。图 2.1 数字前端总体结构图2.1 FPGA 电路设计FPGA（现场可编程门阵列）是当今嵌入式系统开发中最为热门的器件之一，在无线通信、雷达等方面都有着广泛的应用。依赖其极强的并行数据处理能力，实现了对高密度数据的实时处理。本节主要详细介绍了 FPGA 芯片的功能特点以及在本实验平台中其外围电路的设计。2.1.1 FPGA 的基本概念和特点20 世纪 80 年代，出现了 PLD（可编程逻辑器件），如 CPLD 和 SPLD，他们与专用定制

可编程逻辑器件,芯片,全局时钟,数字前端

图 2.2 可编程逻辑器件结构原理图用的 FPGA 芯片为 Altera Cyclone IV 器件系列中度等级达到 7 级，拥有高达 28848 个逻辑元件，8 乘法器，4 个通用锁相环，20 个全局时钟，532 个点，能够满足数字前端对 FPGA 芯片的要求。设计控制器件，FPGA负责对USB、AD/DA等芯片进行电路，JTAG 接口电路以及片外 FLASH 存储芯片，本实验平台采用了两个分别为 50MHz 与 27M出连接到 FPGA 芯片的全局时钟 GCLK（Pin G1

时钟电路

采用 FBGA-484 封装，速度等级达到 7 级，拥有高达 28848 个逻辑元件，嵌入式内存位达到了 594Kbits，66 个 18×18 乘法器，4 个通用锁相环，20 个全局时钟，532 个用户 I/O 接口等，拥有低成本、低功耗的优点，能够满足数字前端对 FPGA 芯片的要求。2.1.2 FPGA 模块电路设计作为实验平台的主要控制器件，FPGA负责对USB、AD/DA等芯片进行控制与通信，FPGA基本的外围电路包括时钟电路，JTAG 接口电路以及片外 FLASH 存储芯片单路，如图 2.3~2.5所示。作为 FPGA 的时钟源，本实验平台采用了两个分别为 50MHz 与 27MHz 的有源晶振，负责提供时钟信号。晶振输出连接到 FPGA 芯片的全局时钟 GCLK（Pin G1，G22）管脚，这个GCLK 可以用来驱动 FPGA 内的用户逻辑电路，同时，用户还可以通过配置 FPGA 内部的 PLLs实现更高频率时钟信号。时钟电路如图 2.3 所示：

【相似文献】