基于单电子晶体管的通用逻辑门和三值逻辑电路设计研究
发布时间：2020-07-20 16:06
【摘要】：集成电路(Integrated circuit,IC)技术近60年的飞速发展,对信息化时代的到来起到了极大的推动作用。但随着器件特征尺寸的不断缩小,电路中互连线、热耗散、短沟道效应以及量子力学效应等一系列问题不断显现。单电子晶体管(Single Electron Transistor,SET)凭借着其高集成度、低功耗以及与传统的CMOS电路相兼容等优势,被认为是新一代超低功耗、超高密度集成电路最具有竞争力的新型纳米电子器件之一。论文在阐述单电子晶体管原理、结构、仿真模型和电学特性的基础上,对SET的通用逻辑门、超前进位加法器和多值逻辑门电路设计进行了研究。具体工作如下:1、单电子晶体管通用逻辑门以及通用阈值逻辑门设计研究。在介绍通用逻辑门原理的基础上,优化设计了基于SET的最佳通用逻辑门ULG.2。优化后的电路具有晶体管数更少,延迟和功耗更小的特征。利用ULG.2设计了全加/减器和全比较器。提出了基于SET的三变量通用阈值逻辑门UTLG,通过设计实例说明了基于三变量通用阈值逻辑门的查表设计方法。2、基于SET的超前进位加法器设计与研究。在对超前进位加法器原理分析的基础上,从进位结构和底层电路两方面进行了优化设计,通过16位超前进位加法器的设计验证了方案的正确性。结果表明该加法器具有结构简单、功耗低、延迟小的优点。3、基于SET的三值逻辑基本门电路设计与研究。在开关-信号理论的指导下,建立了控制信号、传输源及电路阈值三者间的作用关系的传输运算表达式。通过对三值逻辑电路分析,设计了基于SET的三值文字、极性变换、与门、或门以及通用T门算子等电路。仿真结果验证了电路逻辑功能的正确性。
【学位授予单位】：浙江工业大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN402
【图文】：
背景和意义电路的发展瓶颈路(Integrated circuit, IC)技术近 60 年的飞速发展，对信息化时代作用。正是有了集成电路产业的不断革新，现代社会的基础建设的发展，而且其发展程度已经成为各个国家衡量自身综合实力的级 CPU 生产商英特尔公司的创始人之一戈登·摩尔，在上世级 6“摩尔定律”[2]，即在每一年半到两年的周期内，同等面积的集成数将会翻倍。该定律并不是物理或自然法则，仅是对未来发展的所示为集成电路制造工艺与时钟频率的发展统计示意图[3]。由图路发展相对容易，仅仅需要提高加工精度，按照等比原则去缩减即可达到摩尔定律所预测的效果。
图 1-2 1990 年-2017 年单电子领域发表论文数统计对 SET 的研究大致分为以下几个方面：(1) 单电子晶体管制备在对单电子晶体管制备的研究中，采用何种方式来获得更小的库仑岛与电容以及垒厚度成为困扰科研人员的主要问题。国外对于这方面的研究相对来说超前一些 年，TAKAHASHI Y 等人采用图形依赖氧化(pattern-dependent oxidation, PADOX缘体上硅(silicon on insulator, SOI)上制备了单电子晶体管[21]；ISHIBASHI K 等人于单电子晶体管的反相器，其有源区使用的是单壁和多壁碳纳米管[22]；YANO K出了单电子存储单元，其可以在室温下工作，具有极大的应用前景[23]。国内虽然，但经过近些年科研人员的努力，在单电子晶体管的制备方面也取得了不菲的成 年中国科学院的王太宏等人利用“纳米电极对”技术制备了能在 90K 工作的 S体管[24]；2002 年卢刚博士等人利用采用电子束光刻技术和反应离子刻蚀等工艺
将文件的后缀名改为.lib。此时使用模型编辑器(PSpice Model Editor)将.lib 文件打到 SET-Spice 仿真模型的具体代码，该模型是一个双栅极单电子晶体管模型，共、漏极 D、栅极 G1 和栅极 G2 四个管脚，在模型中对应的序号分别是 1、2、3 和(2) 生成 . olb 文件。要进行图形化输入，必须要有该模型图形化符号。已经通过到了 SET-Spice 仿真模型的.lib 文件，然后打开模型编辑器(PSpice Model Editor)， “File / Create Capture Parts”，在弹出框里第一行选择 SET-Spice 仿真模型的.lib径，然后点击确定即可获得与.lib 文件在同文件目录下同文件名的 . olb 文件，此了自动生成的默认图形符号文件 . olb。(3) 编辑元件外型。使用电路图绘制(Capture CIS)工具打开上一步生成的 SET-Sp型的 . olb 文件，其默认图形符号如图 2-6(a)所示，利用软件右侧的画图功能编辑符号如图 2-6(b)所示，图中放置 4 个 pin 管脚 S、D、G1、G2 分别对应“. lib”定义的管脚 1、2、3 和 4，然后点击保存。
本文编号：2763658
【学位授予单位】：浙江工业大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN402
【图文】：
背景和意义电路的发展瓶颈路(Integrated circuit, IC)技术近 60 年的飞速发展，对信息化时代作用。正是有了集成电路产业的不断革新，现代社会的基础建设的发展，而且其发展程度已经成为各个国家衡量自身综合实力的级 CPU 生产商英特尔公司的创始人之一戈登·摩尔，在上世级 6“摩尔定律”[2]，即在每一年半到两年的周期内，同等面积的集成数将会翻倍。该定律并不是物理或自然法则，仅是对未来发展的所示为集成电路制造工艺与时钟频率的发展统计示意图[3]。由图路发展相对容易，仅仅需要提高加工精度，按照等比原则去缩减即可达到摩尔定律所预测的效果。
图 1-2 1990 年-2017 年单电子领域发表论文数统计对 SET 的研究大致分为以下几个方面：(1) 单电子晶体管制备在对单电子晶体管制备的研究中，采用何种方式来获得更小的库仑岛与电容以及垒厚度成为困扰科研人员的主要问题。国外对于这方面的研究相对来说超前一些 年，TAKAHASHI Y 等人采用图形依赖氧化(pattern-dependent oxidation, PADOX缘体上硅(silicon on insulator, SOI)上制备了单电子晶体管[21]；ISHIBASHI K 等人于单电子晶体管的反相器，其有源区使用的是单壁和多壁碳纳米管[22]；YANO K出了单电子存储单元，其可以在室温下工作，具有极大的应用前景[23]。国内虽然，但经过近些年科研人员的努力，在单电子晶体管的制备方面也取得了不菲的成 年中国科学院的王太宏等人利用“纳米电极对”技术制备了能在 90K 工作的 S体管[24]；2002 年卢刚博士等人利用采用电子束光刻技术和反应离子刻蚀等工艺
将文件的后缀名改为.lib。此时使用模型编辑器(PSpice Model Editor)将.lib 文件打到 SET-Spice 仿真模型的具体代码，该模型是一个双栅极单电子晶体管模型，共、漏极 D、栅极 G1 和栅极 G2 四个管脚，在模型中对应的序号分别是 1、2、3 和(2) 生成 . olb 文件。要进行图形化输入，必须要有该模型图形化符号。已经通过到了 SET-Spice 仿真模型的.lib 文件，然后打开模型编辑器(PSpice Model Editor)， “File / Create Capture Parts”，在弹出框里第一行选择 SET-Spice 仿真模型的.lib径，然后点击确定即可获得与.lib 文件在同文件目录下同文件名的 . olb 文件，此了自动生成的默认图形符号文件 . olb。(3) 编辑元件外型。使用电路图绘制(Capture CIS)工具打开上一步生成的 SET-Sp型的 . olb 文件，其默认图形符号如图 2-6(a)所示，利用软件右侧的画图功能编辑符号如图 2-6(b)所示，图中放置 4 个 pin 管脚 S、D、G1、G2 分别对应“. lib”定义的管脚 1、2、3 和 4，然后点击保存。
【参考文献】
相关期刊论文 前10条
1 许翔;应时彦;肖林荣;;基于PSpice的单电子器件模型创建及其应用[J];半导体技术;2015年04期
2 吕利;孙建东;李欣幸;秦华;;硅基单电子晶体管的可控制备[J];微纳电子技术;2013年03期
3 章专;申屠粟民;魏齐良;;基于传输电压开关理论的单栅极SET电路设计[J];浙江大学学报(理学版);2012年03期
4 池雅庆;仲海钦;隋兵才;张超;方粮;;室温单电子晶体管制备进展[J];计算机工程与科学;2010年10期
5 隋兵才;周海亮;池雅庆;方粮;;可重构单电子晶体管逻辑的设计与模拟[J];计算机工程与科学;2009年07期
6 吴刚;蔡理;李芹;;Ternary logic circuit design based on single electron transistors[J];半导体学报;2009年02期
7 孙铁署,蔡理;一种基于互补型单电子晶体管的全加器电路设计[J];电子器件;2005年02期
8 肖林荣,陈偕雄,许冠;基于三变量通用阈值逻辑门的三变量逻辑函数查表综合[J];浙江大学学报(理学版);2004年03期
9 王太宏;单电子晶体管的制备、集成与电路研究[J];微电子技术;2002年05期
10 卢刚;硅单电子晶体管制备及特性[J];西安理工大学学报;2002年02期
本文编号：2763658
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2763658.html
