【摘要】：MOSFET器件作为集成电路的基本单元,其器件特征尺寸随集成电路的持续发展呈现不断缩小的趋势。MOSFET中的栅介质材料在45nm半导体制程以前均采用传统的SiO2栅介质薄膜,借助Si02厚度的不断降低来满足栅电容的等比例缩小。当Si02的厚度减小至极限厚度0.7nm时,无法继续减薄,在45nm及以后制程均采用介电常数k大于3.9(SiO2的介电常数)的高k栅介质材料来满足栅电容的等比例缩小。和SiO2相比,在保持栅电容一致的情况下,高k栅介质的物理厚度高出SiO2好几倍,有助于降低器件的漏电流。随着半导体技术节点的推进,特别是10nm制程以后,集成电路需要用高迁移率沟道材料来改善高k栅介质对沟道材料载流子的散射现象以及满足半导体产业对高驱动能力的需求。此外,新型器件结构也在积极研发中,以增强小尺寸下栅极电压对沟道电导的控制能力。本文以Gd元素掺杂的Hf02(HGO)薄膜作为栅介质材料,以Si和GaAs作为衬底材料。研究不同Gd掺杂浓度对HGO/Si叠层栅的微结构、成分、光学和电学性能影响以及GaAs预处理进程、不同退火温度、A1203钝化层厚度、电极退火温度对HGO/GaAs栅堆栈结构的界面和电学性能影响。具体研究结果如下:(1)Gd溅射功率对HGO薄膜结构、光学和电学性能的影响。研究发现Gd元素掺入HfO2可以改变薄膜的晶体结构,30W的Gd溅射功率(EDS能谱算出Gd元素的掺杂浓度为23%)使HGO薄膜呈立方相晶体结构。大于30W的溅射功率使HGO薄膜的晶格发生畸变,导致MOS电容器件对应的C-V曲线的迟滞突然增大。光学结果表明,HGO薄膜的光学带隙随Gd溅射功率的升高而增加。带隙增加可能是由于HGO薄膜里的氧空位降低导致HGO薄膜的带隙中局域态密度降低,因而带隙值增大。电学C-V曲线中提取的平带电压值不断减小,说明HGO薄膜中氧空位随Gd掺杂浓度的增加而降低。此外,30W的Gd溅射功率下构筑的Al/HGO/Si/Al MOS电容器有最小的频率色散。综合看来,30W的Gd溅射功率,即Gd的掺杂浓度为23%时,HGO薄膜的性能最佳。(2)硫钝化进程和退火温度对HGO/GaAs栅堆栈结构的界面和电学性能影响。由于GaAs的表面活性极强,沉积薄膜之前需要对其进行有效的钝化。硫钝化进程实验表明在经过有机清洗、酸洗、硫化氨钝化三步清洗的GaAs衬底上沉积的HGO薄膜,其栅堆栈结构中的界面物质(AsOx、GaOx、As°)最少但仍未完全消除、电学性能得到优化,表明硫钝化有利于HGO/GaAs的界面及MOS器件性能的优化,但仅仅只有GaAs的预处理并不能有效的去除界面物质。适当的薄膜退火有助于优化界面和电学性能,退火实验表明,600℃退火的HGO/GaAs栅堆栈结构界面处的Ga-0键和As°完全消除,且电学性能得到进一步优化。(3)Al2O3钝化层厚度对HGO/GaAs栅堆栈结构的界面和电学性能调控,以及采用Forming gas退火对MOS电容器的电学性能优化调控。实验结果表明Al203钝化层对AsOx、GaOx有明显的抑制作用,20周期的Al203钝化层对低k界面层的抑制效果最佳并且引入Al203钝化层可提高导带偏移值,有助于降低漏电流。但A12O3钝化层对电学性能的改善并不明显,整体电学C-V曲线从耗尽区过渡到积累区呈现出较大的“stretch-out”、较小的斜率,反型区曲线有明显的交叉现象以及积累区电容不够饱和,均表明这些样品有较高的界面陷阱密度和慢界面态密度。采用Forming gas退火方式,以中和薄膜中的陷阱电荷和优化金属电极和薄膜之间的接触。退火实验结果表明,300℃电极退火下的MOS电容器呈现最好的C-V行为,有最小的“stretch-out”、Vfb和AVfb值,有陡峭的耗尽区和饱和的积累区。此外,漏流机制分析可知,常温下主要有直接遂穿,肖特基发射,P-F发射三种漏流机制共同作用,低温可以抑制肖特基发射、P-F发射,只有直接遂穿起作用。
【学位授予单位】：安徽大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN386
【参考文献】
相关期刊论文 前10条
1 李穆朗;;RCA清洗法与NCW清洗法对砷化镓晶片表面杂质去除效果对比实验[J];天津科技;2017年01期
2 ;溶胶凝胶法[J];粉末冶金技术;2016年02期
3 蒋涛;郑定山;;InP纳米线场效应晶体管的制备及其电学性能的研究[J];人工晶体学报;2015年02期
4 魏呵呵;何刚;邓彬;李文东;李太申;;原子层沉积技术的发展现状及应用前景[J];真空科学与技术学报;2014年04期
5 ;Altera将采用Intel的14nm三栅极技术开发FPGA[J];电子产品世界;2013年03期
6 马紫微;苏玉荣;谢毅柱;赵海廷;刘利新;李健;谢二庆;;溅射气压对HfO_2薄膜结构和光学性能的影响[J];材料导报;2012年10期
7 吴琪乐;;Intel 2017年迈向7nm工艺[J];半导体信息;2011年04期
8 熊海;孔学东;章晓文;;MOS结构电容高频C-V特性的应用[J];半导体技术;2010年01期
9 陈娟娟;徐静平;陈卫兵;;超薄高k栅介质Ge-pMOSFET的电特性研究[J];微电子学;2009年04期
10 吴显明;李润秀;何则强;陈上;;采用溶液沉积及快速退火制备LiMn_2O_4薄膜的研究[J];人工晶体学报;2009年01期
相关会议论文 前1条
1 张若凡;王人成;程嘉;陆益嘉;;磁控溅射系统磁场相关研究概述[A];中国真空学会2014学术年会论文摘要集[C];2014年
相关博士学位论文 前6条
1 陈小强;铪基栅介质薄膜的PEALD制备及界面调控研究[D];北京有色金属研究总院;2017年
2 汪礼胜;堆栈高k栅介质(In)GaAs MOS器件电子迁移率模型及界面特性研究[D];华中科技大学;2015年
3 杨旭敏;新型Hf基高K栅介质薄膜的制备及性能的研究[D];苏州大学;2012年
4 戚伟;砷化镓载流子注入型光开关的研究[D];浙江大学;2009年
5 朱燕艳;Er_2O_3高k栅介质材料的分子束外延生长、结构及其物理特性[D];复旦大学;2006年
6 陈征征;结构材料中杂质复合缺陷的第一原理电子结构研究[D];清华大学;2006年
相关硕士学位论文 前10条
1 陈梦;超临界二氧化碳辅助剥离类石墨烯二维材料（BN、MoO_3）及其功能化应用[D];郑州大学;2016年
2 舒卓;锗在吸收边附近热光系数的理论建模与测量[D];武汉理工大学;2015年
3 王文娟;衬底温度及Gd掺杂对HfO_2薄膜结构与性能的影响[D];大连理工大学;2014年
4 杨文韬;双极型绝缘栅晶体管终端可靠性的分析[D];电子科技大学;2014年
5 陆峰;五氧化二钽MOS器件的电学特性及稳定性研究[D];浙江师范大学;2012年
6 陈波;射频功率放大器及LC压控振荡器的研究[D];杭州电子科技大学;2011年
7 谭葛明;高k栅介质/半导体衬底界面的钝化和性能提升[D];复旦大学;2011年
8 洪波;工作参数对SiCN薄膜制备和性质的影响[D];苏州大学;2010年
9 宫娜;亚65纳米CMOS工艺低功耗高性能多米诺电路的设计研究[D];河北大学;2007年
10 黄科杰;基于标准CMOS工艺的非易失性存储器的研究[D];浙江大学;2006年
本文编号：
2769542
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2769542.html
