具有弧形台面的电荷调制JTE终端结构的优化设计
发布时间：2020-07-29 07:45
【摘要】：4H-SiC材料具有宽禁带,高临界击穿电场强度,高热导率等优点,适宜于制备高压晶闸管。由于SiC材料缺陷会限制芯片尺寸,SiC晶闸管只能形成方片管芯结构,而非Si晶闸管圆片结构,因此在SiC晶闸管中难以直接采用Si晶闸管斜角终端结构。在SiC高压器件中场限环因所需终端面积较大,刻蚀型JTE对刻蚀精度要求较高,多采用台面离子注入型JTE复合型结构来实现终端保护,但传统离子注入型JTE结构击穿电压对JTE中掺杂剂量变化较为敏感,且均未考虑台面弧度变化对器件击穿电压影响,针对该两点问题,本文通过商用仿真软件在高压4H-SiC晶闸管上对弧形台面电荷调制JTE复合型终端结构进行研究与改进,从而提高器件击穿电压对JTE掺杂剂量变化的耐量,并研究台面弧度变化对器件击穿特性影响。主要研究内容及结果如下:1.对弧形台面JTE复合型终端结构进行研究及优化。仿真结果表明单区JTE终端结构击穿电压对JTE中掺杂剂量较敏感,增加JTE区域数量能有效降低敏感度,优化后的弧形台面三区JTE终端结构击穿电压能实现9500V(约理论击穿电压的93.2%)以上的JTE掺杂剂量窗口宽度可达11.2×1012 cm-2。2.2.对弧形台面电荷调制JTE终端结构进行改进与机理分析。针对上述弧形台面三区JTE复合型终端结构掺杂剂量窗口仍不够宽的问题,采用在JTE3区内加入调制环并将JTE3末端部分区域转化为调制环的方法来缓解电场集中现象。与弧形台面三区JTE复合型终端相比,改进后的终端结构击穿电压能实现9500V(约理论击穿电压的93%)以上的掺杂剂量窗口宽度由11.2×1012cm-2扩大至19.2××1012 cm-2,提高了 71.4%。3.研究了 SiC/SiO2界面电荷及γ福照对终端耐压特性的影响。仿真结果表明SiC/SiO2界面负电荷对器件击穿电压影响较大,界面正电荷对器件击穿电压影响较小。对于改进型电荷调制JTE,当界面负电荷面密度为8× 1812cm-2时,击穿电压由9669V退化为8702V。辐照对单区JTE终端影响较大,当辐照剂量为600krad时,击穿电压由9069V上升到9563V,上升了 5.4%,但对改进型终端结构击穿电压影响较小,由9669V到9595V,仅降低了 0.7%。
【学位授予单位】：西安理工大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TM721.1;TN34
【图文】：
硅片喷砂或者锯切得到，并通过湿法刻蚀消除表面磨损[12]。然而，由于 SiC 晶圆中缺陷较多，目前能大规模实现的管芯尺寸限制在 0.1-0.5cm2，且 SiC 硬度较高，这种方法目前在 SiC 器件中是无法实现的[13]。虽然可以利用湿法刻蚀 SiO2作为掩模板，从而在 SiC 获得 30°-80°的斜面，但对于高压 SiC 器件而言，高达 6.5 以上的刻蚀比仍旧难以实现。为解决该问题，2013 年 Xing Huang 等人[13]提出正交正斜角（OPB）终端结构，该终端主要通过金刚石涂层切割刀片正交锯切 SiC 晶片形成 45°V 形沟槽，并在 SF6/O2等离子体气氛中利用干法刻蚀去除表面损伤，从而降低漏电流。实验证明使用该终端结构的 4H-SiCPiN 二极管耐压可达 1610V，约理论击穿电压的 83%。然而至今未在 SiC 高压器件中发现该终端技术的相关报道。在 Si 器件中常用的场限环，工艺较为简单，可与主结同时离子注入形成，亦在 SiC低压器件中使用较为广泛。2013 年，Runhua Huang 等人[14]为 4H-SiC JBS 设计场限环终端结构，如图 1-1 所示，其通过仿真不同环间距对击穿电压的影响确定最优环间距（环宽恒为 3μm），仿真结果发现当环间距过大时，击穿点在主结附近；环间距过小时，击穿点在最后一个环处。后该团队选取不同环间距结构进行流片，当环间距为 2.3μm 时，击穿电压达可高达 6.5KV，约理论击穿电压的 87%，其终端总长约为 330μm。
硅片喷砂或者锯切得到，并通过湿法刻蚀消除表面磨损[12]。然而，由于 SiC 晶圆中缺陷较多，目前能大规模实现的管芯尺寸限制在 0.1-0.5cm2，且 SiC 硬度较高，这种方法目前在 SiC 器件中是无法实现的[13]。虽然可以利用湿法刻蚀 SiO2作为掩模板，从而在 SiC 获得 30°-80°的斜面，但对于高压 SiC 器件而言，高达 6.5 以上的刻蚀比仍旧难以实现。为解决该问题，2013 年 Xing Huang 等人[13]提出正交正斜角（OPB）终端结构，该终端主要通过金刚石涂层切割刀片正交锯切 SiC 晶片形成 45°V 形沟槽，并在 SF6/O2等离子体气氛中利用干法刻蚀去除表面损伤，从而降低漏电流。实验证明使用该终端结构的 4H-SiCPiN 二极管耐压可达 1610V，约理论击穿电压的 83%。然而至今未在 SiC 高压器件中发现该终端技术的相关报道。在 Si 器件中常用的场限环，工艺较为简单，可与主结同时离子注入形成，亦在 SiC低压器件中使用较为广泛。2013 年，Runhua Huang 等人[14]为 4H-SiC JBS 设计场限环终端结构，如图 1-1 所示，其通过仿真不同环间距对击穿电压的影响确定最优环间距（环宽恒为 3μm），仿真结果发现当环间距过大时，击穿点在主结附近；环间距过小时，击穿点在最后一个环处。后该团队选取不同环间距结构进行流片，当环间距为 2.3μm 时，击穿电压达可高达 6.5KV，约理论击穿电压的 87%，其终端总长约为 330μm。
的传统 FLR 结构的击穿电压仅为 5.7kV。件中，有效缓解表面电场所需场限环终端面积较大距变化密切相关，因此在 SiC 高压领域中场限环并非件中普遍使用结终端扩展结构（JTE），其主要分类型，国内外均有对这两种 JTE 类型的相关报道。步刻蚀 JTE 结构的器件击穿电压对刻蚀深度较为敏高击穿电压随刻蚀深度变化的耐量[17,18]。2017 年，[19]基于 4H-SiC PiN 二极管设计 O-JTE（终端面积优较普通 JTE 区域长度按等比例或渐变比例变化的方法压的影响，从而实现终端面积的进一步优化，优可达 19.3kV。该终端结构可通过 RIE（反应离子刻 ICP（电感耦合等离子体刻蚀）形成台面（mesa 部度最低为 80nm，对刻蚀精度要求较高，且存在击穿缺点。次年，该团队又成功将 O-JTE 终端结构运用实验结果表明击穿电压可达 15.8kV，漏电流低至 0
【学位授予单位】：西安理工大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TM721.1;TN34
【图文】：
硅片喷砂或者锯切得到，并通过湿法刻蚀消除表面磨损[12]。然而，由于 SiC 晶圆中缺陷较多，目前能大规模实现的管芯尺寸限制在 0.1-0.5cm2，且 SiC 硬度较高，这种方法目前在 SiC 器件中是无法实现的[13]。虽然可以利用湿法刻蚀 SiO2作为掩模板，从而在 SiC 获得 30°-80°的斜面，但对于高压 SiC 器件而言，高达 6.5 以上的刻蚀比仍旧难以实现。为解决该问题，2013 年 Xing Huang 等人[13]提出正交正斜角（OPB）终端结构，该终端主要通过金刚石涂层切割刀片正交锯切 SiC 晶片形成 45°V 形沟槽，并在 SF6/O2等离子体气氛中利用干法刻蚀去除表面损伤，从而降低漏电流。实验证明使用该终端结构的 4H-SiCPiN 二极管耐压可达 1610V，约理论击穿电压的 83%。然而至今未在 SiC 高压器件中发现该终端技术的相关报道。在 Si 器件中常用的场限环，工艺较为简单，可与主结同时离子注入形成，亦在 SiC低压器件中使用较为广泛。2013 年，Runhua Huang 等人[14]为 4H-SiC JBS 设计场限环终端结构，如图 1-1 所示，其通过仿真不同环间距对击穿电压的影响确定最优环间距（环宽恒为 3μm），仿真结果发现当环间距过大时，击穿点在主结附近；环间距过小时，击穿点在最后一个环处。后该团队选取不同环间距结构进行流片，当环间距为 2.3μm 时，击穿电压达可高达 6.5KV，约理论击穿电压的 87%，其终端总长约为 330μm。
硅片喷砂或者锯切得到，并通过湿法刻蚀消除表面磨损[12]。然而，由于 SiC 晶圆中缺陷较多，目前能大规模实现的管芯尺寸限制在 0.1-0.5cm2，且 SiC 硬度较高，这种方法目前在 SiC 器件中是无法实现的[13]。虽然可以利用湿法刻蚀 SiO2作为掩模板，从而在 SiC 获得 30°-80°的斜面，但对于高压 SiC 器件而言，高达 6.5 以上的刻蚀比仍旧难以实现。为解决该问题，2013 年 Xing Huang 等人[13]提出正交正斜角（OPB）终端结构，该终端主要通过金刚石涂层切割刀片正交锯切 SiC 晶片形成 45°V 形沟槽，并在 SF6/O2等离子体气氛中利用干法刻蚀去除表面损伤，从而降低漏电流。实验证明使用该终端结构的 4H-SiCPiN 二极管耐压可达 1610V，约理论击穿电压的 83%。然而至今未在 SiC 高压器件中发现该终端技术的相关报道。在 Si 器件中常用的场限环，工艺较为简单，可与主结同时离子注入形成，亦在 SiC低压器件中使用较为广泛。2013 年，Runhua Huang 等人[14]为 4H-SiC JBS 设计场限环终端结构，如图 1-1 所示，其通过仿真不同环间距对击穿电压的影响确定最优环间距（环宽恒为 3μm），仿真结果发现当环间距过大时，击穿点在主结附近；环间距过小时，击穿点在最后一个环处。后该团队选取不同环间距结构进行流片，当环间距为 2.3μm 时，击穿电压达可高达 6.5KV，约理论击穿电压的 87%，其终端总长约为 330μm。
的传统 FLR 结构的击穿电压仅为 5.7kV。件中，有效缓解表面电场所需场限环终端面积较大距变化密切相关，因此在 SiC 高压领域中场限环并非件中普遍使用结终端扩展结构（JTE），其主要分类型，国内外均有对这两种 JTE 类型的相关报道。步刻蚀 JTE 结构的器件击穿电压对刻蚀深度较为敏高击穿电压随刻蚀深度变化的耐量[17,18]。2017 年，[19]基于 4H-SiC PiN 二极管设计 O-JTE（终端面积优较普通 JTE 区域长度按等比例或渐变比例变化的方法压的影响，从而实现终端面积的进一步优化，优可达 19.3kV。该终端结构可通过 RIE（反应离子刻 ICP（电感耦合等离子体刻蚀）形成台面（mesa 部度最低为 80nm，对刻蚀精度要求较高，且存在击穿缺点。次年，该团队又成功将 O-JTE 终端结构运用实验结果表明击穿电压可达 15.8kV，漏电流低至 0
【相似文献】
相关期刊论文 前10条
1 陈昀;毕海岩;;介质阻挡放电中气隙击穿电压计算研究[J];物理通报;2017年01期
2 宫国利;任中毅;;SF_6—N_2混合气体击穿电压的研究(摘要)[J];绝缘材料通讯;1987年05期
3 赵元富;贾淑文;;LC7500系列CMOS高压模拟开关的研制[J];微电子学与计算机;1988年07期
4 张立鹤;一种完全消除pn结击穿电压蠕变的钝化方法——非晶硅膜钝化[J];半导体技术;1988年02期
5 李智;带有场限环的VD-MOSFET的耐压设计[J];微电子学;1988年02期
6 李志奇;新型Resurf LDMOS器件的电参数设计[J];微电子学;1988年04期
7 李志奇;高频横向功率MOSFET器件的特性评述[J];微电子学;1988年05期
8 种亮坤,马乃祥;考虑空间电荷的瞬时作用的间隙击穿电压的计算[J];高电压技术;1988年04期
9 高明;;测量元器件击穿电压的方法[J];电工技术;1989年11期
10 薛希俊;;小型简易限电器[J];电气时代;1989年08期
相关会议论文 前10条
1 张福平;贺红亮;杜金梅;王海晏;刘高e
本文编号：2773646
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2773646.html
