当前位置:主页 > 科技论文 > 电子信息论文 >

FINFET器件特性与NBTI效应研究

发布时间:2020-07-31 17:34
【摘要】:信息产业自20世纪中期以来得到了飞速发展,已经成为了先进国家的第一大产业。而半导体集成电路技术是信息产业的基础,目前半导体集成电路技术的发展已经趋于高性能、低功耗、多功能化的方向,这大大加快了信息化时代的前进步伐。在大规模集成电路发展过程中,场效应晶体管尺寸不断按比例缩小。MOS器件进入到纳米尺寸后,面临着很多挑战,FINFET技术应运而生,FINFET以集成度高、性能突出,从而博得了大量半导体制造厂商的青睐。FINFET器件随着不断优化,其特征尺寸还可以持续减小,因此研究FINFET器件可靠性的提升具有非常重要的意义。本文对FINFET器件结构参数对基本电学特性的影响以及FINFET器件在NBTI应力影响下的退化现象进行了深入的研究。本文主要工作:(1)对三栅SOI FINFET器件进行了仿真建模,在给出I-V特性的基本理论模型后,仿真研究了FINFET器件的结构参数(栅长、fin高以及fin宽)对I-V特性的影响:栅长增大会导致漏电流减小,而增大fin宽、fin高会使漏电流增大;通过对平面MOS器件的V_(th)模型进行修正,得出了三栅FINFET的V_(th)模型,通过软件仿真,研究了阈值电压随器件结构参数改变而变化的过程:随栅长、fin宽和fin高增大,V_(th)分别会表现出增大、减小、减小的趋势,并用FINFET的阈值电压模型解释了阈值电压变化的趋势;进行了SOI FINFET器件的基本电学特性测试实验,实际探究了器件几何参数对阈值电压的影响,为前文的仿真结论做验证;(2)对P型FINFET器件中的NBTI退化现象进行了实验测试。通过对FINFET器件在NBTI效应前后I-V特性的变化,介绍了FINFET器件NBTI效应的总体情况。研究了在NBTI应力下,器件基本特性随NBTI应力时间的漂移情况。研究了温度应力T与栅压应力V_g对阈值电压V_(th)漂移的影响,基于以上的测试和分析结果,得出以下结论:FINFET器件NBTI应力后其静态参数表现出不同程度的退化。具体情况为:线性区最大跨导G_(mmax)和漏电流I_(ds)减小,阈值电压V_(th)负向漂移,并且退化最严重。通过器件静态参数随NBTI应力时间的漂移情况分析,将器件阈值电压V_(th)的退化作为表征参数,来衡量FINFET在NBTI应力条件下的参数漂移情况;并发现器件的阈值电压随应力时间的退化呈幂函数退化关系。分析了阈值电压退化的物理机理,并得出结论:对于FINFET来说,由于栅氧化层极薄,界面陷阱电荷密度的增加是导致器件参数漂移的关键原因。
【学位授予单位】:西安电子科技大学
【学位级别】:硕士
【学位授予年份】:2018
【分类号】:TN386
【图文】:

平面图,亚阈值,门延迟,摆幅


3、类似平面结构。4、与 CMOS 工艺无兼容障碍。5、双栅自对准并和源漏自对准,MOS 器件的性能被大大的提高了。针对于以上几点研究 FINFET成为了当下的热点。Intel 的 22nm FINFET 技术已经实现量产 FINFET 能够有效抑制小尺寸效应,理想的亚阈特性[8]。同时由于沟道轻掺杂或者不掺杂,减小了载流子的库仑散而获得更高的载流子迁移率。轻掺杂使得界面附近的电场强度减小,能够减小表射和栅极隧穿。同时轻掺杂使得随机掺杂波动的影响减小,能够减少阈值电压和电流的波动。由于栅对沟道的很强的耦合作用,整个沟道的电势都跟随栅极电压,器件导通时,沟道整体反型[9]。理想亚阈特性提高了器件的关态特性,降低关流。图 1.1 为英特尔的 FinFET 相对传统 MOSFET 的亚阈值摆幅S 的改进。可以看INFET 具有更小的亚阈值摆幅S,在一个给定的工作电压下,具有更低的门延迟[10 1V 的电压下,英特尔 22nm FinFET器件在比其 32nm 传统 MOSFET 快 18%,.7V 的电压下,英特尔 22nm FinFET器件在比其 32nm 传统 MOSFET 快 37%。

平面图,平面,双栅,沟道


的科研团研发的独特 FinFET 结构掀起一段热潮,主要是因为其有效地限制短沟道效应,如图 1.2 为典型的双栅 SOI FinFET 器件。图1.2 普通的平面 SOI MOSFET 结构FINFET 的最大优势在于其双栅或者是三栅等立体结构增加了栅极对沟道的控制面积,使得栅对沟道的控制能力大大增强, 从而可以有效的抑制短沟道效应,并且可以减小亚阈值漏电流。同时,FINFET 的导电沟道一般都是轻度掺杂或者是不掺杂的。因此,它可以降低杂质离子和离散的掺杂原子的散射作用。同重参杂的平面器件相比,其沟道内载流子的迁移率会大大提高。图1.3 典型的双栅 SOI FINFET 器件

双栅,器件,降低杂质,参杂


因此,它可以降低杂质离子和离散的掺杂原子的散射作用。同重参杂的平面器件相比,其沟道内载流子的迁移率会大大提高。图1.3 典型的双栅 SOI FINFET 器件

【相似文献】

相关期刊论文 前10条

1 张姚;易茂祥;王可可;吴清焐;丁力;梁华国;;一种降低电路泄漏功耗的多阈值电压方法[J];微电子学;2018年06期

2 张永欢;姜岩峰;;近阈值电压电路研究进展[J];微电子学;2016年01期

3 杨慧;郭宇锋;洪洋;;纳米器件阈值电压提取方法[J];功能材料与器件学报;2014年01期

4 陈裕权;;采用非极性面提高FET的阈值电压[J];半导体信息;2009年04期

5 肖志强;低阈值电压控制技术[J];微电子技术;1997年03期

6 T.Egawa;朱帼才;;GaAsMESFET的阈值电压和位错间的微观关系对退火方法的依赖性[J];半导体情报;1987年04期

7 ;第八期内容预告[J];微电子学与计算机;1988年05期

8 ;内容预告[J];微电子学与计算机;1988年07期

9 郑养抏;方申庆;陈学良;杨华丽;;E/D MOSFET阈值电压的调节和控制[J];微电子学与计算机;1988年08期

10 王方,孙龙杰,黄敞,吾勤之,张玲珊;短沟道MOSFET阈值电压辐照增强漂移效应[J];微电子学;1988年06期

相关会议论文 前10条

1 张洪涛;郭雪峰;;界面修饰功能化有机场效应晶体管[A];2011中国材料研讨会论文摘要集[C];2011年

2 熊俊峰;刘祥远;郭阳;;基于多阈值电压技术的功耗优化方法研究[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

3 程珍娟;张波;郑儒富;王少军;;高性能欠压锁定电路的设计[A];四川省电子学会半导体与集成技术专委会2006年度学术年会论文集[C];2006年

4 郭云龙;狄重安;于贵;刘云圻;;薄膜微结构对有机光晶体管阈值电压的影响[A];全国第八届有机固体电子过程暨华人有机光电功能材料学术讨论会摘要集[C];2010年

5 黄新林;窦建华;;基于自适应体偏压技术的低功耗研究[A];全国第20届计算机技术与应用学术会议(CACIS·2009)暨全国第1届安全关键技术与应用学术会议论文集(下册)[C];2009年

6 李谊;刘琪;王立伟;王喜章;胡征;;具有高迁移率及低阈值电压特征的并五苯薄膜场效应晶体管的制备[A];中国化学会第28届学术年会第5分会场摘要集[C];2012年

7 钱家骏;王占国;万寿科;林兰英;;退火直拉硅中小于10nm的微缺陷[A];第五次全国电子显微学会议论文摘要集[C];1988年

8 张国和;蔡豪刚;邵志标;;LOCOS隔离MOSFET/SOI埋氧界面的应力研究[A];第十六届全国半导体物理学术会议论文摘要集[C];2007年

9 陈华华;沈继忠;;采用并联开关的三值ECL电路设计[A];西部大开发 科教先行与可持续发展——中国科协2000年学术年会文集[C];2000年

10 颜柏寒;童浩;钱航;缪向水;;基于GeTe薄膜的阈值电压可调制的相变异质结[A];TFC'15全国薄膜技术学术研讨会论文摘要集[C];2015年

相关重要报纸文章 前3条

1 山西 杨德印;ZD-001C型水位控制器电路再剖析[N];电子报;2007年

2 贵州 周建 编译;增加电压/频率变换器的功能[N];电子报;2014年

3 成都 史为 编译;基于MOSFET的焦耳小偷电路[N];电子报;2015年

相关博士学位论文 前10条

1 朱朝嵩;GaAs阈值电压均匀性与测试系统的研究[D];中国科学院研究生院(上海微系统与信息技术研究所);2002年

2 聂国政;有机薄膜晶体管制备和性能研究[D];华南理工大学;2011年

3 吴福炜;数字电路低功耗设计方法研究[D];中国科学院研究生院(上海微系统与信息技术研究所);2003年

4 徐睿;非晶硅锗/氧化铟锌薄膜性能优化及其晶体管应用研究[D];电子科技大学;2015年

5 李妤晨;基于PIN的IMOS与TFET器件研究[D];西安电子科技大学;2013年

6 丁星伟;氧化物薄膜晶体管的制备与物性研究[D];上海大学;2015年

7 秦珊珊;硅基应变MOSFET的研究和设计[D];西安电子科技大学;2011年

8 黄伟;薄膜晶体管的功能层修饰与性能关系的研究[D];电子科技大学;2016年

9 强蕾;非晶半导体薄膜晶体管模型研究及参数提取[D];华南理工大学;2015年

10 李列文;FPGA低功耗设计相关技术研究[D];中南大学;2014年

相关硕士学位论文 前10条

1 田野;GaN基FinFET器件工艺及特性分析[D];西安电子科技大学;2018年

2 张健行;FINFET器件特性与NBTI效应研究[D];西安电子科技大学;2018年

3 丁力;N型多米诺门电路可靠性及泄漏功耗分析与优化[D];合肥工业大学;2018年

4 张姚;协同缓解电路老化与泄漏功耗的多阈值配置技术研究[D];合肥工业大学;2018年

5 杨溢;增强型GaN Trench-Gate MIS-HFET阈值电压调控技术[D];电子科技大学;2018年

6 包慧萍;低压Trench MOSFET的辐射效应研究[D];电子科技大学;2018年

7 吴笛;高k+SiO_2栅全耗尽SOI MOSFET半解析模型的阈值电压和DIBL效应的研究[D];安徽大学;2018年

8 杨慧;无结晶体管阈值电压模型与新结构[D];南京邮电大学;2015年

9 冉帆;基于双阈值电压分配算法的芯片功耗优化设计及研究[D];浙江大学;2014年

10 张永欢;超低功耗近阈值电压电路运算放大器设计[D];北方工业大学;2015年



本文编号:2776783

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2776783.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户a2a2b***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com