抗辐射加固专用数模混合集成电路的设计与实现

发布时间：2020-08-10 21:50

【摘要】：随着电子信息技术的飞速发展,集成电路在航空航天等领域中取得了日益广泛的应用。在宇航环境中,各种辐射效应会对元器件的性能产生影响,对电子设备的长期工作可靠性产生极大危害。因此,抗辐射元器件的研制对空间技术的发展具有至关重要的作用。由于我国研究抗辐射加固集成电路设计技术的时间较短,在相关技术和产品线方面与国外相比有较大差距。因此,对集成电路抗辐射加固设计技术进行研究,实现宇航用关键元器件技术的自主可控对我国航空航天的发展具有重大的意义。另外,抗辐射加固专用数模混合集成电路内部可以集成数字逻辑功能电路和高性能模拟单元,能够有效减小系统功耗和面积,具有巨大的应用价值。本文针对上述问题和系统发展需求,深入研究宇航环境对集成电路器件性能参数造成的影响及其对应加固措施,以一款抗辐射加固专用数模混合集成电路的研制过程为载体,对专用数模混合集成电路小型化、低功耗和抗辐照加固设计进行研究。主要内容为:1.针对系统的功能、面积和功耗需求,研究数模混合集成电路小型化、低功耗设计方案,提出一种将专用数字逻辑功能单元、多通道ADC、多通道RS-422接口电路集成在单芯片中的集成方案。在电路设计中综合考虑各单元的性能参数和功耗面积,在版图设计中通过电源/地分离和隔离环等措施抑制数模电路串扰,并选择合适的管壳封装,确保产品整体的性能参数、功耗、面积等满足系统需求。2.研究宇航环境下空间辐射对集成电路器件造成的影响,主要针对电离辐射效应和单粒子效应造成的影响提出对应的加固措施,将其应用在该款抗辐射加固专用数模混合集成电路的设计中,以避免或减轻各种辐射效应对集成电路器件造成的性能甚至功能影响,使其能够在宇航环境中正常工作。3.研究抗辐照数字单元库设计技术,使抗辐射加固数字电路和版图可以通过EDA软件自动综合生成,解决了数字电路传统抗辐射加固设计方法效率低的问题,有效提高了器件的可靠性和环境适应性。4.通过测试和辐照试验摸底,证明本电路的常态功能参数均满足设计输入要求,抗总剂量能力达到100krad(Si),抗单粒子锁定能力达到75MeV.cm~2/mg,抗单粒子翻转能力达到37MeV.cm~2/mg。
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN792
【图文】：

线路结构,专用电路

器件布板和所占面积接收器FPGA —— —— 1面积要求 40×40=1600为了减小电路的面积，需要将尽可能多的功能单元集成在单个芯片中，并个管壳进行封装。按照这种思路分析本电路中的各个功能单元：1）数字逻辑功能电路：工作电压 5V，最高工作频率 10MHz；2）RS-422 接收器/驱动器：按照 RS-422 接口协议，正常工作电压为 5V；按计输入要求，最高工作频率为 10MHz；3）十通道 8 位 ADC：工作电压 5V，对十通道模拟输入信号进行分时采样。按照 1ms 时间内完成一轮十通道模拟信号采样转换进行换算，ADC 的时钟不超过 1MHz。从上面的分析可以看出，该电路中各个功能单元的最高工作频率接近，工压均为 5V，可以用统一工艺将上述功能单元全部集成在单个芯片中，用铝线在同一个芯片内部形成电连接。最终确定的线路结构如图 2-1 所示。

流程图,数字逻辑电路,正向设计,流程

图 2-2 专用数字逻辑电路正向设计流程计和仿真验证输入中对专用数字逻辑电路的功能描述进行 RTL（ve代码功能满足要求，需要对其进行非常详细的功能仿的工作模式进行仿真，还对预计可能发生的非正常情进入死循环或发出错误控制信号。使用 gcvs 软件来确并在服务器中搭建该设计的仿真验证环境。具体的仿。其中：保存有仿真控制的 run 脚本，在该目录下开始启动仿存所要验证的 RTL 代码和用于仿真的 filelist；保存验证环境的各组件，顶层 testbench 和 interface下保存的各个仿真用例文件；保存仿真编译和执行产生的中间文件，以及各 TC log 文件，覆盖率文件等。

目录结构,仿真验证,波形文件

图 2-3 仿真验证环境下的目录结构仿真验证中采用 SV 语言+VMM 验证方法学的架构搭建，验证平台的结构如图 2-4 所示。在顶层 testbench 里面例化了 program，其里面包含了所有用—TC。仿真时，各 TC 约束接口向代码逻辑发送配置及激励信号。仿真运行.fsdb 格式的波形文件，通过 verdi 软件（即 debussy）观测波形文件，来确认结果是否正确。验证环境里包括了一个用 csh 脚本语言编写的 run 文件，其可实现 VCS 仿的控制和启动仿真，波形文件的保存、收集覆盖率等功能。TC通过debussy观测TestbenchProgram检查仿真报告DUT

【相似文献】