矩阵编码CGP多目标电路进化设计研究

发布时间：2020-08-15 06:44

【摘要】：演化硬件(Evolvable Hardware,EHW)作为一个新的发展领域,能够像生物一样根据外部复杂环境的变化,自动实时的调整电路内部的结构,通过进化实现电路的自组织、自修复和自适应等功能。这项技术的发展能够很好的解决在太空、强辐射、深海等人类难以到达、难以进行人工修复的恶劣环境下的故障处理等问题。电路进化设计是演化硬件的关键技术之一,是目前演化硬件技术研究的热点。电路进化设计的研究主要包括演化算法(Evolutionary Algorithm,EA)和可编程逻辑器件(Programmable Logic Device,PLD)。基于传统笛卡尔遗传规划,采用一维向量编码方案对电路进化设计时,易出现早熟、收敛速度慢等问题。本文采用二维矩阵编码方案、逐步降维模块化分解法进行电路进化设计研究。主要的研究内容:(1)研究了(?(10)?)演化策略中种群规模大小、变异率_cP等参数与收敛速度的关系。结果表明,当种群规模小于5时,随着种群规模的增大进化代数很快减少,当种群规模大于5时,种群规模增加进化代数减少缓慢;变异率在_cP(28).006左右时,进化代数较少。(2)分别采用一维向量编码方案和二维矩阵编码方案研究了连接度L与收敛速度、连接度L与激活节点之间的关系,研究了可编程逻辑单元数与收敛速度、可编程逻辑单元数与激活节点之间的关系。结果表明,连接度L越大,收敛速度快,所用激活节点数越少;可编程逻辑单元数只有取合适的值时,进化代数少,收敛速度快。与一维向量编码比较,采用二维矩阵编码方案进行电路进化设计时收敛速度更快。(3)针对多目标电路提出了逐步降维模块化分解法,并采用二维矩阵编码方案对多目标电路进化设计进行研究。该方法能有效地降低电路进化设计的复杂程度,提高电路进化设计的收敛速度。
【学位授予单位】：河北师范大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN702
【图文】：

编码方案,可编程逻辑,可编程单元

采用 N R Cp个可编程逻辑节点，每一个可编程逻辑单元称为可编程单元逻辑节点，每个可编程逻辑单元代表一个基本的功能逻辑门，可编程逻辑单元的图 2.1 CGP 编码方案

染色体基因,编码形式,乘法器

以二位乘法器为目标电路，对笛卡尔遗传规划编码方案进行简单介绍。二位乘法器有 4 个终端输入，4 个终端输出，则 4,4ioN N 。选取 12 个可编程逻辑单元 12N ，节点数 16M N N ，节点编号 0~15，染色体基因长度图 2.3 染色体基因型编码形式

乘法器,可编程逻辑,功能基因,单元

其中1234A AAA是 4 个终端输入，1234O OOO是 4 个终端输出。终端输入和终端输出之间是 1 行 12 列的可编程逻辑单元，每一个可编程逻辑单元由 3 个基因组成，自左向右，第一位基因是功能基因，取值为 0~5，代表 6 种不同的功能。图 2.4 二位乘法器基因编码

【相似文献】