SoC芯片宽范围电源电压调节策略优化

发布时间：2020-08-19 10:51

【摘要】：随着集成电路和移动终端的迅猛发展,多媒体时代下对消费类电子产品性能的要求越来越高。同时在续航能力的约束以及用户体验的要求下,功耗无疑是芯片设计最主要的考虑因素。电压频率调节(Dynamic Voltage and Frequrncy Scaling, DVFS)技术和自适应电压调节(Adaptive Volttage Scaling, AVS)技术应运而生。而传统AVS技术调节时间相对较慢,且单一调节模式功耗收益有限。本文设计并实现了DVFS和AVS联合调节策略及其验证电路,其中DVFS技术可以实现相对较快的电压频率切换,联合使用DVFS和AVS技术从两个层次上减小性能裕量,因此可以得到更大的功耗收益。其中(1)通过软件调度硬件实现的方式,由上层调节信号控制电路底层电源选择电路模块进行电压快速切换实现电源电压粗调。(2)通过监控与关键路径延迟最接近的复制路径的时序状况,实现自适应电源电压调节。此外,为了使AVS调节更为准确,设计了硅后自校准电路,并采用双元单元替换的方式构造了复制关键路径,使其与实际关键路径尽可能的接近。同时还设计并实现了AVS控制模块实现电源电压细调。本文采用SMIC 40nm CMOS工艺,完成了整个电路的设计,同时搭建了一个小型系统芯片(System on Chip, SoC)来验证本文的联合调节策略,可实现两种工作模式,分别为1.1V/250MHz和0.6V/20MHz。通过HSIM与VCS混合仿真平台下的验证,标准电压1.1V下,在典型情况(TT工艺角、25℃)下工作电压可降低至0.84V,相比于初始工作电压(TT工艺角、1.1V、25℃)可以降低28.1%的功耗。低电压0.6V下,在典型情况(TT工艺角、0.6V、25℃)可以降低24.3%的功耗,达到了良好的功耗优化效果。同时采用电源选择电路模块实现切换时可以达到转换速度为小于600ns,并且转换效率为80%,达到了快速切换的目的,且AVS调节模块所增加的面积仅为2%,面积代价小。
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN47
【图文】：

有效估计,监控方式,功耗,总线

逡逑降低调频延迟，Ｌ：Ａ实现系统性能及功耗的优化。其工作原理图如图２．４所示。逡逑ｒ￣７］逦Ｉ邋Ｊ］逡逑任务系巧闹邋逦逦Ｉ任务负载逡逑＂信息逦ＣＰＵ信总逡逑＼＿逦Ｖ逦Ｉ邋＿邋Ｖ邋Ｕ逡逑计ex器法巧R%逡逑无关系统调用逡逑＾逦灥介段逡逑相似度法识别逡逑义键系巧调用逡逑－广－逡逑构建任务特征逡逑库逡逑Ｉ逦应用阶段逡逑任务系统调邋＿＿＿寻找特征＿＾逦ＴＣＤＶＦＳ逡逑用信息逦岸逡逑Ｉ逦ｙ逡逑图２．４基于任务行为分析的ＤＶＦＳ工作原理同逡逑硬件监控方式：文献［１９］提出了一种基于监测总线的ＰＭＵ模块，用来有效估计芯片的功耗。逡逑普遍的ＰＭＵ模块都是监控片上内核或者氋速缓存，而基于监测片上总线（Ｏｎ－Ｃｈｉｐ邋Ｂｕｓ，ＯＣＢ）的逡逑ＰＭＵ可Ｗ更直接地接收片上和片外功能部分的活动信息

SoC芯片宽范围电源电压调节策略优化

5OCBPMU结构

时钟,外电源,信号传输,管理模块

低也比巧多。逡逑为了克服ＰＬＬ模块频率调节相对缓慢的缺点，文献口２］通过设计片内的时钟产生模块进行工作逡逑频率切换调整，该模块可Ｗ实现二分频内的任意分频。结构如图２．６所示，其中包含如下模块：相逡逑位时钟发生（Ｐｈａｓｅ邋Ｃｌｏｃｋ邋Ｇｅｎｅｒａ化）模块、时钟挑选（Ｃｌｏｃｋ邋Ｐｉｃｋｅｒ）模块和选择控制（Ｓｅｌｅｃｔ邋Ｃｏｎｔｒｏｌ）逡逑模块。其中相位时钟生产模块的作用是产生相位相互偏移的多相位时钟，为后续时钟挑选模块挑选逡逑时钟产生拉伸时钟所用。时钟挑选模块，其功能相当于一个多位的选巧器（Ｍｕｘ），通过挑选偏移时逡逑钟产生拉伸时钟。选择控剌模块，是时钟拉伸的核屯、，产生控制时钟挑选模块的控制信号，根据需逡逑要的时钟拉伸幅度选择不同的相位时钟。逡逑ｐｙ邋Ｔ逦Ｃ逦相位时钟生成模块逡逑ｃｌｏｃｋ］逡逑逦Ｑ．邋０■邋逦Ｓ：逦ｒＱ逦可逡逑／■逦巧邋ｉ［３９邋冷二１逦ｅ逦巧－、＼逡逑控制横块逦Ｉ逡逑编码器逦９邋９邋ｗ邋９逦＾逡逑Ｓｌｏｗ逦）邋Ｉ逦Ｊ逦Ｉ邋Ｌ，逦Ｉ逡逑Ｓｔｅｐ逦＾〉计数器邋－－逦时钟挑模块逡逑Ｉ＇ｂＯ——ｐｉ逡逑ｇａｔｅ＿ｃｌｏｃｋ逦Ｏｕｔ＿ｃｌｏｃｋ邋）逡逑图２．６时钟拉伸电路结构逡逑由于受到管脚信号传输速度及通信协议传输速率的限制，通常情况下由片外电源管理模块进逡逑行可变电压域的供电电源的调整，如ＤＣ／ＤＣ模块ＰＳＩ，这种情况下调剂而通常都是相对缓慢地的。文逡逑献口４］采用了直接监测电源网格的方式

【参考文献】