射频LDMOS器件UIS应力可靠性研究

发布时间：2020-09-04 10:33

　　射频横向双扩散金属氧化物半导体器件(RF-LDMOS)具有线性度好、增益高、耐压高及宽带匹配性能好等优点,被广泛应用于移动通讯基站的功率放大器等方面。在RF-LDMOS的系统应用中,非钳位感性负载下的开关过程(Unclamped Inductive Switching,UIS)已成为其经常承受到的极端电应力情况,长期UIS应力会使RF-LDMOS各项电学参数产生退化,使其面临严重的可靠性问题。因此,迫切需要对射频LDMOS器件UIS应力下的退化机理展开深入研究。本文基于射频LDMOS器件UIS退化测试平台及计算机辅助仿真平台,并借助直流电流电压法(Direct Current Current-Voltage,DCIV),研究了射频LDMOS器件在UIS应力下的退化机理。研究结果表明,在重复UIS应力作用下,热空穴注入漏极一侧栅场板末端下方氧化层并产生大量界面态。产生的界面态通过散射作用扰乱漂移区内载流子的传输,降低了可动载流子的迁移率,使得电导率降低,进而导致器件导通电阻增加、跨导减小;注入的热空穴在氧化层下方感应出电子镜像层,增大了漂移区的有效电子数目,减小了空间势垒区的宽度,使得栅漏电容升高。二者的共同作用使得器件功率增益下降。此外,本文进一步研究了不同结构和工艺参数对器件UIS应力可靠性的影响,并借助计算机辅助仿真手段,分别提出具有双LDD(Lightly Doped Drain)结构、Pdown结构以及沟道P-阱结构的高UIS应力可靠性射频LDMOS器件。其中,带有双LDD结构的射频LDMOS器件可靠性最佳,与原结构相比,可将UIS应力下的峰值电流降低32%,雪崩击穿时间减少16%,有效抑制了热载流子注入,进而提高了射频LDMOS器件在UIS应力下的可靠性。
【学位单位】：东南大学
【学位级别】：硕士
【学位年份】：2018
【中图分类】：TN386
【部分图文】：

电势分布,屏蔽层,电势分布,电荷屏蔽

图 2-19 带有法拉第屏蔽层的射频 LDMOS 器件结构0 5 10 15 20 25 300.03.0x10-176.0x10-179.0x10-171.2x10-16gdC(/F m)Vd(V)RF-LDMOS with Faraday ShieldRF-LDMOS without Faraday Shield图 2-20 法拉第屏蔽层对器件栅漏电容的影响拉第电荷屏蔽层的射频 LDMOS 器件与不带法拉第电荷屏蔽层的 2-20 是二者栅漏电容的比较。由上图可以看出，相比于不带法，带有法拉第电荷屏蔽层的射频 LDMOS 器件的栅漏电容更小电容。下面将进一步分析造成这种现象的原因。ElectrostaticSourceDrainGateSourceGateDrainFaradayShield

曲线,器件,曲线,衬底电流

图 2-26 采用 STI 的 NLDMOS 器件 DCIV 曲线试中，设置源/漏与衬底间 PN 结正向偏置 0.5V，扫描栅极试此过程中衬底电流（Isub）的变化。图 2-26 为由上述器件测Read Hall）表面复合理论可知，在栅压使得电子和空穴表面面处载流子复合所产生的衬底电流会出现峰值。DCIV 曲线,并且正比于以 e 为底的偏置电压的幂函数[43]，其表达式为： = ( ) 子电荷，ni是本征载流子密度，σ 是电子与空穴俘获截面的积，Vd源/漏与衬底间 PN 结正向偏置电压，KB是玻尔兹曼

分布图,LDMOS器件,总电流,应力

第三章射频 LDMOS 器件 UIS 应力退化机理研究高限度为半导体本征载流子浓度与掺杂浓度达到相同时的温度。雪崩状态下功率器件发征载流子浓度升高，当电感上存储的能量耗散到器件中，导致本征载流子浓度超过掺杂件发生电热失效。在对器件施加 UIS 应力过程中，通过激光测温仪实时监测器件温度，度维持在室温，并未有显著发热现象，因此射频 LDMOS 器件失效不属于第一种失效。Source GateDrainSource GateDrain

【相似文献】