高速低功耗SAR ADC关键技术的研究

发布时间：2020-09-07 12:01

　　在许多应用中,诸如光通信系统,高速串行链路以及车载毫米波雷达系统,需要具有几,几十甚至超过一百GHz采样率的中等分辨率,低功耗,小面积ADC以支持其超高的数据吞吐量。对于这样的目标,具有子通道SAR ADC的时间交织ADC阵列作为近年来的实验数据的最佳选择被例示。不断提高的采样率和降低的成本需要更快的、拥有更高的或者至少不更差的功耗和面积效率的单通道SAR ADC。这样可以减少时间交织ADC的通道数量,进而有效减小校准的工作量和降低时间交织的成本。本文的重点在于高速低功耗SAR ADC关键技术的研究。在40nm CMOS工艺下,制造了两款SAR ADC(10位340MS/s和8位1.1GS/s)。在第一款10位340MS/s SAR ADC中,研究了改进的双尾型比较器,提出一种适用于辅助量程SAR ADC的CDAC结构和通透SAR逻辑,用于提高采样率和降低芯片面积与功耗。测量结果显示,1.2V电源电压下,采样时钟为340MS/s,SNDR、SFDR和ENOB的峰值分别为56.5dB、73.6dB和9.1。在第二款8位1.1GS/s SAR ADC中,提出了基于锁存器的SAR逻辑和作用于DAC的offset校正技术,并将其运用于无源残差电压传递的Two-step SAR ADC。ADC实现了高采样率,同时拥有优秀的功耗和面积效率。采用40 nm CMOS工艺,该ADC仅占用22?75μm~2面积。在1.1GS/s采样率和580 MHz信号输入条件下,功耗为4.0 mW时,SNDR和SFDR分别为45dB和66dB,获得25fJ/conv.-step的FOM_W。另外,测量的有效分辨率带宽大于3GHz。
【学位单位】：电子科技大学
【学位级别】：硕士
【学位年份】：2018
【中图分类】：TN792
【部分图文】：

曲线,增益误差,偏移误差,满刻度

关于偏移误差、满刻度误差和增益误差的ADC输入输出曲线示例

曲线,增益误差,偏移误差,满刻度

积分非线性（INL）定义为实际 ADC 转换点与理想 ADC 转换点之间的差异。INL 实际是 DNL 的积分。图2-2 关于偏移误差、满刻度误差和增益误差的 ADC 输入输出曲线示例2.1.3 非单调性和遗漏码在自动控制系统应用中，非单调性系统会导致灾难性后果，因而 ADC 的单调性非常重要。在 ADC 中，当某些点的 DNL 无法定义时，说明存在非线性。如图2-2 所示，数字输出码 011 与两段模拟输入关联。另外，码字 010 没有对应点模拟输入，这种被称为遗漏码。遗漏码对于 ADC 来说同样是不被允许的。

示意图,有效精度,带宽,无杂散动态范围

第二章逐次逼近型模数转换器概述13图2-3 有效精度带宽示意图2.1.8 无杂散动态范围如图 2-4 所示，无杂散动态范围(SFDR)是指频谱图中，基波分量的功率值与最高谐波分量功率值之比，一般是以 dB 为单位给出的。SFDR 表征 ADC 在输入大信号时能检测到的最小信号的能力，在具有高线性要求的无线通信运用中是个很重要的参数。图2-4 无杂散动态范围示意图

【相似文献】