亚14nm节点的超高k的制备方法及原理研究

发布时间：2020-09-12 20:42

　　随着CMOS器件特征尺寸进入到45nm及以下技术节点后,HfO_2高k材料得到广泛的关注与应用。由于纯HfO_2在低温退火条件下一般为非晶态或单斜晶相,其k值仅为20左右,只能满足近几个技术节点的发展需求。同时,研究人员发现HfO_2的晶相对其k值起到决定作用,例如,四方晶相的HfO_2理论k值可以达到70。但纯HfO_2要转变成四方晶相或立方相,需要1000～2000℃的高温。因此,如何在低温下使Hf02发生晶相转变,从而获得更高k值,成为新一轮研究热点。本文先从介电常数的概念及定义开始,对近年关于高k材料的研究进行分析,对高k材料的发展及规律进行研究,确定采用微量A1掺杂的Hf02结构作为亚14nm超高k的候选材料。然后,介绍了 MOS电容的制备过程,并对制备过程中所需各工艺方法及原理进行分析讨论,同时根据各工艺的优缺点,制定并开发了浅槽隔离、界面层生长、高k淀积等关键工艺模块,确保MOS电容的成功制备。然后,在MOS电容的制备流程基础上,对A1掺杂的Hf02高k材料的电学特性进行了详尽的分析。研究退火工艺对栅介质层的晶相、k值及缺陷等参数的影响,确认了最优的高k制备和退火工艺。同时,对实现最小EOT条件下的MOS电容中的高k材料进行了 k值提取。在N2环境中650℃退火30s和700℃退火15s两种条件下,A1掺杂的HfO_2高k材料EOT仅为0.88nm,k值分别为35和35.5。最终,将N2环境下700℃15s退火作为亚14nm节点超高k材料制备的最佳条件,得到的材料特性满足了亚14nm技术节点对高k材料的需求。
【学位单位】：北方工业大学
【学位级别】：硕士
【学位年份】：2018
【中图分类】：TN386
【部分图文】：

关系图,泄露电流,栅极电压,栅极

第一章绪论逡逑１９６５年Ｍｏｏｒｅ提出摩尔定律以来，ＣＭＯＳ集成电路领域便一直遵，即当价格不变时，集成电路上可容纳的晶体管数目，约每隔１８倍，性能也将提升一倍；换句话说，每一美元所能买到的电脑性月翻两倍以上［６］。但随着尺寸的不断缩小，等比例缩小理论逐渐也遇到了巨大的挑战。为了延续摩尔定律，新的材料、新的工艺构成为了推动集成电路工艺发展的主要动力，如图Ｕ所示，包入浅掺杂漏、晕环等技术来抑制短沟道效应，在源漏区域引入ＳｉＧ给沟道区施加应力，来提高载流子的迁移率；在栅介质中引入高栅极漏电电流，引入金属栅材料来减小多晶硅耗尽效应以及Ｂ穿性问题；采用多栅器件和三维立体结构来进一步提高栅控能力，应；引入新的沟道材料来进一步增加载流子的迁移率等。逡逑

多晶硅栅,电极对,栅极,多晶硅

图１．４高ｋ金属栅替代多晶硅结构后ＣＭＯＳ器件栅极电容结构等效图逡逑因此，在进入到４５ｎｍ技术节点时，必须引入高ｋ材料和金属栅材料来统的Ｓｉ０２和多晶硅材料。这是因为４５ｎｍ之前采用的多晶硅栅极材料在寸逐渐缩减的过程中出现了严重的耗尽效应，即便利用重掺杂的方法制硅，相比于金属而言，其载流子密度依然少的可怜，且会引入多晶硅耗容，如图１．３所示。可见，处于耗尽状态时，多晶硅的耗尽深度大概几个３逡逑

金属栅,多晶硅,材料,栅极电容

ｍｅｔａｌ逦［／邋Ｏｘｉｄｅ逡逑图１．３多晶硅栅电极对栅极总电容的影响逡逑—逡逑Ｐｏｌｙ－Ｓｉ逦Ｍｅｔａｌ逡逑＾４逦－ｆ—逡逑Ｃ0ｘ邋＾邋Ｓｉ０２逦Ｃｏｘ＾邋Ｈｉｇｈ－ｋ逡逑７ｑ邋￣＾逦！逦ｒ邋ｉ邋？逡逑ｓ邋；邋Ｉｎｖ丁丨邋ｄ逦ｓ邋；邋，ｎｖＴ邋Ｉｄ逡逑／逦＼逦／逦Ｖ逡逑／逦Ｖ逦／逦Ｎ逡逑．？邋＿邋一逦＇＊＊？＿＊？邋？邋—邋、＊？？？＊逡逑Ｓｉｌｉｃｏｎ邋Ｓｕｂｓｔｒａｔｅ逦Ｓｉｌｉｃｏｎ邋Ｓｕｂｓｔｒａｔｅ逡逑图１．４高ｋ金属栅替代多晶硅结构后ＣＭＯＳ器件栅极电容结构等效图逡逑Ｉ逡逑因此，在进入到４５ｎｍ技术节点时，必须引入高ｋ材料和金属栅材料来替代逡逑传统的Ｓｉ０２和多晶硅材料。这是因为４５ｎｍ之前采用的多晶硅栅极材料在器件逡逑尺寸逐渐缩减的过程中出现了严重的耗尽效应，即便利用重掺杂的方法制造多逡逑晶硅，相比于金属而言，其载流子密度依然少的可怜，且会引入多晶硅耗尽层逡逑电容，如图１．３所示。可见，处于耗尽状态时，多晶硅的耗尽深度大概几个Ａ，逡逑３逡逑

【相似文献】