小型化高速记录设备的设计与实现
发布时间：2020-09-16 08:57
当今时代数据总量呈现出连年增长的趋势,为了能及时捕捉并保存完整信息,对小型化高速存储技术的研究及存储设备的设计与开发具有重要的意义与应用前景。本论文针对高清视频数据在弹载环境下的存储需求,基于EMMC和NVME协议提出了两种数据记录构架。每套系统的硬件总体框架均由数据采集、数据存储以及数据还原三部分构成,同时搭配软件管理系统,可以完整的实现前端采集数据的高速存储以及数据还原功能。其中,基于EMMC芯片的存储系统由于体积小、性能稳定以及存储速度快等特点,可以应用于弹载及无人机系统,用于实时存储接收到的外界数据信息;而基于NVME协议的存储系统,由于其具有更高更快的数据吞吐量,可满足高分辨、高帧频视频存储。论文的主要工作如下:1、基于EMMC的小型化高清视频采集记录设备设计。为了满足小型化及高速的存储需求,以Xilinx公司型号为XC7A100TCSG324的FPGA芯片为核心,设计了EMMC采集存储系统。通过数据存储板与采集板之间的数据交互以及上位机软件的配合,实现了三大主要功能:一是采集接收外接的模拟信号,经过解码后转换为数字信号,再经过去隔行算法处理,按顺序将数据发送到存储板;二是将存储板接收的数据,按照EMMC协议规范写入存储芯片中;三是将存储数据按照格式规范读出,经由USB接口上传至上位机,最终还原出原始视频数据。2、在详细分析EMMC数据存储机理基础上,提出了基于状态机的存储控制策略,并设计了状态转移及控制流程。在XC7A100TCSG324控制芯片中进行了状态机模块设计,从而实现了高速视频数据的可靠存储。3、针对未来更高速存储领域的需求,以ZYNQ7035芯片为核心,设计了NVME存储记录系统,主要实现两大功能:一是在VIVADO环境下通过搭建硬件电路,实现基于PCIE通道的数据传输;二是在LINUX系统下,按照NVME协议规范,编写了设备驱动注册程序、数据读写程序以及用户应用层程序,完成了数据的高速存储。4、对所设计存储系统进行测试和验证。验证结果表明,两套存储方案的读/写速度均满足需求,并具有很好的稳定性。
【学位单位】：西安电子科技大学
【学位级别】：硕士
【学位年份】：2019
【中图分类】：TN791;TP391.41
【部分图文】：
图 2.2ADV7180 时钟电路原理图图 2.3 TLK1501 时钟电路原理图（2）ADV7180 解码模块电路设计由相机发送的视频数据流，是模拟的 PAL 制式数据，而后端采样需要数字时我们还需要行场信号、同步信号以及消隐信号等，因此采用纳斯达克V7180 解码芯片[11]，可将从相机中采集到的模拟量转化为数字量，并对其中行场信号进行分类采集与处理。该芯片支持 NTSC/PAL/SECAM 制式解调及自
图 2.3 TLK1501 时钟电路原理图（2）ADV7180 解码模块电路设计由相机发送的视频数据流，是模拟的 PAL 制式数据，而后端采样需要数字时我们还需要行场信号、同步信号以及消隐信号等，因此采用纳斯达克V7180 解码芯片[11]，可将从相机中采集到的模拟量转化为数字量，并对其中行场信号进行分类采集与处理。该芯片支持 NTSC/PAL/SECAM 制式解调及自，可输入 CVBS、Y/C、YPrPb 等类型信号，输出与 8bit ITU-R BT.656 接口标的 YCrCb4:2:2 的视频信号以及水平、垂直、行场同步信号。ADV7180 解码模引脚设计原理图见 2.4 所示。1） ADV7180 芯片内部含有数字锁相环，对于不同制式标准，只需将同一晶振接入原理图左侧的 XTAL 引脚后即可工作。2） ADV7180 芯片使用前，需通过 FPGA 编写逻辑程序，控制芯片上 SCLATA 引脚，按照 I2C 总线规定的读写时序配置内部寄存器。配置结束后，AVD片即可将由 AN1 引脚输入的模拟信号转换为高品质的数字视频信号，并由原
图 2.4 解码模块接口原理图（3）Tlk1501 数据发送电路设计为了确保经过处理的高速数据，在视频板与存储板之间的高速稳定传输，故采TI 公司的一款并串/串并转换器，其主要包括并串转换、串并转换、片内 8/10bit 编器以及时钟合成与恢复模块。采集板主要使用其并串模块，将发送的 16 位比特数分为两组进行 8/10bit 编码，之后经过串行总线将编码后的 20 位数据发出。TLK15数据传输接口原理图如图 2.5 所示。
【学位单位】：西安电子科技大学
【学位级别】：硕士
【学位年份】：2019
【中图分类】：TN791;TP391.41
【部分图文】：
图 2.2ADV7180 时钟电路原理图图 2.3 TLK1501 时钟电路原理图（2）ADV7180 解码模块电路设计由相机发送的视频数据流，是模拟的 PAL 制式数据，而后端采样需要数字时我们还需要行场信号、同步信号以及消隐信号等，因此采用纳斯达克V7180 解码芯片[11]，可将从相机中采集到的模拟量转化为数字量，并对其中行场信号进行分类采集与处理。该芯片支持 NTSC/PAL/SECAM 制式解调及自
图 2.3 TLK1501 时钟电路原理图（2）ADV7180 解码模块电路设计由相机发送的视频数据流，是模拟的 PAL 制式数据，而后端采样需要数字时我们还需要行场信号、同步信号以及消隐信号等，因此采用纳斯达克V7180 解码芯片[11]，可将从相机中采集到的模拟量转化为数字量，并对其中行场信号进行分类采集与处理。该芯片支持 NTSC/PAL/SECAM 制式解调及自，可输入 CVBS、Y/C、YPrPb 等类型信号，输出与 8bit ITU-R BT.656 接口标的 YCrCb4:2:2 的视频信号以及水平、垂直、行场同步信号。ADV7180 解码模引脚设计原理图见 2.4 所示。1） ADV7180 芯片内部含有数字锁相环，对于不同制式标准，只需将同一晶振接入原理图左侧的 XTAL 引脚后即可工作。2） ADV7180 芯片使用前，需通过 FPGA 编写逻辑程序，控制芯片上 SCLATA 引脚，按照 I2C 总线规定的读写时序配置内部寄存器。配置结束后，AVD片即可将由 AN1 引脚输入的模拟信号转换为高品质的数字视频信号，并由原
图 2.4 解码模块接口原理图（3）Tlk1501 数据发送电路设计为了确保经过处理的高速数据，在视频板与存储板之间的高速稳定传输，故采TI 公司的一款并串/串并转换器，其主要包括并串转换、串并转换、片内 8/10bit 编器以及时钟合成与恢复模块。采集板主要使用其并串模块，将发送的 16 位比特数分为两组进行 8/10bit 编码，之后经过串行总线将编码后的 20 位数据发出。TLK15数据传输接口原理图如图 2.5 所示。
【相似文献】
相关期刊论文 前10条
1 岁丰;信息记录设备的市场[J];管理科学文摘;1997年04期
2 徐之材;快速记录设备的新射电方法探讨[J];云南天文台台刊;1988年04期
3 胡剑平;李强;熊建林;周建华;;固态记录设备在航天器中的应用及发展趋势[J];遥测遥控;2017年06期
4 任勇峰;张文栋;;高精度、高速雷达图像记录设备的研究[J];弹箭与制导学报;2004年S4期
5 汉城;工时记录设备的能力(美国)[J];管理科学文摘;1994年08期
6 乔杨;史晓华;金茂忠;张翔;;新型无线列调语音记录设备的设计与实现[J];计算机应用与软件;2008年10期
7 卢光军;;一种高速采集记录设备的实现[J];计算机应用与软件;2009年09期
8 汪源o
本文编号：2819662
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2819662.html
