基于FPGA的多速率滤波器的设计与实现

发布时间：2020-09-23 10:31

　　随着数字信号处理技术的应用与发展,系统中数据量的处理变的越来越大,同时对处理速度也有了更高的要求。为了减少处理过程中的存储与运算量,在一个系统中通常需要对采样率进行转换,将单速率系统转化为多速率系统。近年来,在集成电路飞速发展的情况下,信号的采样率不断提高,因此,多速率信号处理得到了广泛的应用。多速率滤波器具有降低传输速率、降低计算复杂度、减少存储量等优点。本文主要对多速率滤波器中的积分级联梳状(CIC)滤波器进行研究与实现。5级级联的结构能够满足阻带衰减大于60 d B的要求,同时该结构引入Noble恒等式,能够有效降低运算量,节约硬件资源。CIC滤波器的实现主要包括三个方面:抽取、插值与低通滤波。首先,对多速率信号处理的理论基础与CIC滤波器的结构与性能进行了分析,从而确定了本设计中CIC滤波器的实现结构;然后,用Matlab对CIC抽取和插值滤波器进行了设计与分析,并对其进行了仿真;最后,给出了CIC抽取与插值滤波器的FPGA实现方案,用Modelsim对FPGA的设计进行仿真实验,通过在Matlab环境下对Modelsim仿真结果进行分析,并将Modelsim仿真结果与Matlab仿真结果进行对比,验证设计的正确性。实验的仿真结果表明,本设计的CIC抽取与插值滤波器,能够满足对原信号进行5倍抽取与5倍插值,有效实现采样率降低为1/5倍与升高5倍的设计要求。
【学位单位】：哈尔滨理工大学
【学位级别】：硕士
【学位年份】：2018
【中图分类】：TN713;TN791
【部分图文】：

示意图,示意图,采样周期,序列关系

Fig.2.2 The signal change diagram of the decime，输入输出信号序列关系为：xd(Td)=x(DT样周期，T 表示原始输入信号序列的采样由此可以得出，采样周期为 T 的原始输入为采样周期为 Td的输出信号，采样频率降入输出信号关系可知相应的傅里叶频谱关n rjnnxDnexnnrωδ∞= ∞∞= ∞ ∞= ∞)= ()= [ ()( nDjn rxnnrDeωδ ∞= ∞∞= ∞= ( )[ ( )]数为 D 的脉冲序列，它的傅里叶变换如式 =∞= ∞ =1021()DknDkjreDnrDπδ ∞==1221(1()1)DDknjDkjDXexneωπωπ

频谱,信号频谱,频谱

7取前后信号频谱（12ω = 2ω）um before and after decimation（12ω = 2ω）前后的采样频率关系为：12ω = Dω归一化角频率为横坐标时，抽取信后的频谱变化可以发现，抽取后的π|()|jωXe2π 抽取前信号的频谱al spectrum before decimation

频谱,信号频谱,频谱

l spectrum after decimation 抽取前后信号频谱ectrum before and after decimation的频谱经过 D 倍拓宽且平移 D 个种拓宽与叠加可能会导致的问题，假设原序列的采样频率为 Fs，，原始信号才能被无失真地恢复的抽取后的序列采样频率为 Fs/2D(n)中恢复 x(n)频率小于 Fs/2D 的谱混叠。如图 2-5 所示。ω1|()|jωXe2ω2取前信号的频谱

【参考文献】