基于Pentacene的薄膜晶体管的制备及其性能研究

发布时间：2020-09-27 17:06

　　有机薄膜晶体管(Organic thin film transistors,OTFT)因其低成本、均一性好、可大面积制备以及能在柔性衬底上制备等优点而越来越受到人们的青睐。近些年来,OTFT得到了迅速的发展,在平板显示、传感器和探测器等领域具有很大的应用潜力。但是,OTFT目前仍然有迁移率不高、稳定性不够、驱动电压高等问题存在。本文选用高介电常数的氧化物作为绝缘层材料,来降低薄膜晶体管的驱动电压,详细的研究了绝缘层对器件性能带来的影响;并且对有源层结构进行优化设计,达到提升薄膜晶体管器件性能的目的。本论文具体工作如下:1.选用高介电常数的氧化锆作为绝缘层材料,Pentacene作为有源层材料,并且利用PMMA对绝缘层进行修饰,改善界面形貌,降低陷阱密度,极大的提升了Pentacene晶粒的尺寸和降低了晶界的数量,从而提升载流子的传输效率,改善器件性能。在此基础上,进一步研究绝缘层厚度对器件性能的影响,绝缘层厚度除了影响薄膜的介电特性和形貌以外,更重要的是,影响着绝缘层电容的大小。通过前驱体溶液的浓度来控制绝缘层的厚度,在保证绝缘层良好的介电特性的前提下,提高绝缘层的电容,增加导电沟道的电荷聚积能力,获得最优的器件性能。实验结果表明,经过PMMA修饰的氧化锆绝缘层厚度为55nm时,薄膜晶体管器件展现出了最优的性能,器件的迁移率为0.335cm~2/Vs,开关比为1.14×10~4,阈值电压为-0.99V,亚阈值斜率为0.5V/dec。2.针对薄膜晶体管器件的有源层的结构进行优化设计,在Pentacene中间插入一层1nm的F_(16)CuPc,设计成Pentacene/F_(16)CuPc/Pentacene叠层结构,研究叠层结构对于薄膜晶体管器件性能的影响。实验结果表明,Pentacene/F_(16)CuPc/Pentacene叠层结构中的F_(16)CuPc/Pentacene异质结结构可以有效地提升自由载流子的数量,填补载流子陷阱;另一方面,该种结构可以有效的降低沟道电阻,增加导电沟道的导电性,提升了载流子的传输效率,从而提升薄膜晶体管器件的性能。最终基于Pentacene/F_(16)CuPc/Pentacene叠层结构的薄膜晶体管器件的迁移率为0.4cm~2/Vs,开关比为1.25×10~5,阈值电压为-10V。
【学位单位】：电子科技大学
【学位级别】：硕士
【学位年份】：2018
【中图分类】：TN321.5
【部分图文】：

场效应器件,发明专利

电子科技大学硕士学位论文蒸镀、喷墨打印等等。正是由于以上的诸多优势，近年来，有机小分子FET 上的应用越来越多，正处于一个高速发展的时期。薄膜晶体管的发展简史对于薄膜晶体管的研究，最早可以追溯到 1934 年。如图 1-1(a)所示nfeld[11]的专利中提到的器件结构和底栅错排型的结构很相似，都是向最极施加电压，以此来控制器件的电流大小，电流则在最上层的两个电极。然而，Lilienfeld 对于该器件工作原理的描述却并不完全准确，他没有必须由半导体材料作为有源层这一关键技术点。随后，Heil[12]在 1935 年一个发明专利很好的解决了上述问题，其器件构想如图 1-1(b)所示。在该Heil 明确的提出了薄膜晶体管的有源层必须使用半导体材料的概念。然时的制作工艺来说，还达不到制作这种器件的技术水平要求，所以上述留在原理构思阶段。

示意图,有源层,示意图,栅绝缘层

图 1-2 Hofstein 等人提出的 MOSFET 结构示意图一时间，薄膜晶体管 TFT 也被发明制造出来。WeimerStaggered）的器件结构，如图 1-3 所示。与 MOSFET非常类似，都包含源漏电极、有源层、栅绝缘层和栅处位置也大致一样。但是两者之间也是有一些区别的上、基底材料的选择、有源层材料的选择以及有源层也存在区别。因此，虽然 MOSFET 与 TFT 在器件功能学特性要远高于后者，当然，在制作成本上，TFT 具有

示意图,基本结构,有源层,示意图

图 1-2 Hofstein 等人提出的 MOSFET 结构示意图在同一时间，薄膜晶体管 TFT 也被发明制造出来。Weimer 等型（Staggered）的器件结构，如图 1-3 所示。与 MOSFET 相结构非常类似，都包含源漏电极、有源层、栅绝缘层和栅电件所处位置也大致一样。但是两者之间也是有一些区别的，方法上、基底材料的选择、有源层材料的选择以及有源层与置等也存在区别。因此，虽然 MOSFET 与 TFT 在器件功能上的电学特性要远高于后者，当然，在制作成本上，TFT 具有明

【相似文献】