扇出型晶圆级封装芯片偏移问题的研究

发布时间：2020-09-28 09:34

　　扇出型晶圆级封装(fan-out wafer level package,FOWLP),具有芯片单元稳定,集成度高,可靠性强,机械保护好,封装面积更大,性价比更高,已经成为当前IC芯片封装的主流技术。尽管基于FOWLP技术制作的产品,诸如处理器,传感器,通信模块等在IC市场中占据了重要地位,但该技术依旧面临的许多挑战,比如线路图案和通孔的精度问题、连接方式的选择、3D封装的实现以及不同封装工艺的选择等。本文首先回顾了扇出型封装的发展现状。通过对市售电子封装产品进行解剖,分析了当前四种主要封装工艺及其封装产品的不足之处。以解决芯片偏移问题为目标,针对与其密切相关的芯片重布、塑封和再布线等技术开展研究。采用ANSYS有限元分析软件,对芯片偏移和翘曲问题进行建模实体建模、网格划分以及施加载荷的方式完成产品的总体模型,并对热膨胀产生的偏移量以及单个网格的翘曲度进行了计算,最后通过仿真的方式得出产生芯片偏移的主要原因。在此基础上,结合现有工艺条件,提出了对芯片边缘阻挡的双面胶膜形状进行改进的方案。在此基础上进一步通过实验验证了该方案的可行性。最后对封装产品进行测试,从外观检测,焊球强度检测,以及整体的电性能和热性能多个角度进行检测。结果表明,改进后的封装工艺方案是稳定可靠的,总体可以实现芯片的偏移量低于5um,总体翘曲度低于3%,外观检测指标,焊球的质量以及电性能均符合要求,产品总良率高于80%,与现有技术和工艺流程比较,该方案能够较好地解决芯片偏移问题,验证了改进后以及工艺可行性。
【学位单位】：江苏科技大学
【学位级别】：硕士
【学位年份】：2018
【中图分类】：TN405
【文章目录】：
摘要
Abstract
第1章引言
    1.1 Fan-out封装概述
    1.2 Fan-out晶圆级封装技术的发展
        1.2.1 die-first face-down技术
        1.2.2 die-last技术
        1.2.3 die-first face-up技术
        1.2.4 集成扇出型封装
    1.3 fan-out核心技术
        1.3.1 晶圆重布技术
        1.3.2 塑封技术
        1.3.3 再布线技术
        1.3.4 其他相关技术
    1.4 本文主要工作
第2章工艺改进及优化方案
    2.1 现有技术分析
    2.2 芯片偏移原因分析
        2.2.1 流程及设备参数
        2.2.2 实验方式确定
        2.2.3 实验数据分析
    2.3 芯片偏移解决方案
    2.4 解决方案评估
    2.5 本章小结
第3章基于有限元方法的热仿真分析
    3.1 理论分析
        3.1.1 热力学模型
        3.1.2 有限元法
        3.1.3 ANSYS软件
    3.2 前处理
        3.2.1 实体建模
        3.2.2 网格划分
        3.2.3 施加载荷
    3.3 计算测量
    3.4 后处理
    3.5 本章小结
第4章实验研究
    4.1 实验方案
        4.1.1 face up部分塑封工艺
        4.1.2 face up整体塑封工艺
        4.1.3 face down芯片半埋入
        4.1.4 face down芯片全埋入
    4.2 实验方案
    4.3 改进技术实验
        4.3.1 前段芯片排布实验
        4.3.2 后段再布线实验
    4.4 本章小结
第5章封装测试及评价
    5.1 外观检测
    5.2 焊球强度检测
    5.3 电性能检测
    5.4 热性能检测
    5.5 本章小结
第6章总结与展望
    6.1 全文总结
    6.2 工作展望
参考文献
致谢

【相似文献】