高速高精度数据转换器关键技术研究

发布时间：2020-10-14 11:52

　　 数据转换器作为连接模拟世界与数字信号处理的桥梁,在信号链中具有举足轻重的作用。特别是高速高精度数据转换器,除了现代通信系统、高端仪器仪表应用之外,还广泛应用于武器装备的研发,例如电子战系统、相控阵雷达。随着集成电路尺寸的缩小,晶体管的本征增益变小,模拟电路的设计越来越困难,但是,数字电路能量效率越来越高。此外,一些参数如晶体管的输出阻抗,随着工艺、温度和偏置电压而变化。为了进一步降低功耗,人们寻求利用数字信号处理解决模拟电路的这些非理想特性。本博士课题正是利用这个设计理念,开发了相应的技术以解决比较器失调、无采样保持放大器流水线ADC中采样时间偏差、大幅度扰动注入、DAC时钟相位校准的挑战。首先,本论文提出了一种低功耗加速比较器结构和比较器失调电压的后台校准方法。低功耗加速比较器中增加了一个额外电流通路,并且在比较完成后关闭此支路。此外,在采样阶段对比较器进行了额外的一次比较。基于这个比较结果,采用无源的积分网络和一个额外的差分对补偿比较器失调电压。本论文在16位150MSPSADC的原型芯片中验证了上述技术。测试结果表明了比较器校准技术的有效性。其次,本论文提出了无采样保持放大器流水线ADC中比较器失调和采样时间偏差的后台校准方法。通过处理比较器阈值点附近的残差,它可以同时检测比较器静态失调和二输入路径采样时间偏差和带宽失配引起的动态失调大小。本论文在行为级模型中验证了此技术,仿真结果表明有效位可以从5.04位提升至11.96位,SFDR也提高了50.7dB。后台校准使得比较器失调电压不再严格受限,降低了比较器设计要求。更重要的是,它可以极大地提升无采保放大器架构流水线ADC的最高输入频率。第三,本论文提出了一个大幅度扰动信号注入技术。此扰动注入既未损失ADC的动态范围,也未恶化相应放大器的线性度。本论文分析了适合大幅度扰动注入的流水线ADC架构,开发了一个拆分结构的开关电容式数模转换器(DAC),能够实现幅度范围为[-511/1024,511/1024]LSB的扰动信号注入。为了避免放大器输出溢出,本论文开发了一个新型的比较器阈值产生电路,其中嵌入了两个互补的电流舵DAC,可以实现高达6位的比较器扰动注入。此外,注入扰动幅度设计为可调。本论文将扰动注入电路实现在16位150MSPS的ADC中,并且在0.18微米的工艺上流片。测试结果表明最优的扰动注入是幅度最大的9位注入:与无扰动注入的情况相比,在两种不同测试配置下小信号和大信号的SFDR分别至少提高了 15dB和6dB。此外,扰动注入使得噪声谱很干净。最后,本论文提出了一个高速DAC时序校准的方法。在电流舵DAC中,同时满足不同工艺、电压、温度条件下,模拟时钟与数字时钟域输出数据之间的建立保持时间和模拟时钟高频谱纯度的要求,给设计带来了巨大的挑战。针对此挑战,本论文开发了一个检测和校正建立保持时间违反的混合信号系统。本论文设计了一个高能效的,新颖架构的4位全并行模数转换器,它的硬件开销很小。其与鉴相器一块构成了时间数字转换器,用来量化相位差。检测电路和校准电路连同一个13位2.4GHz的DAC在0.18微米的CMOS工艺上实现了流片验证。测试结果表明了上述技术的有效性。这个时序校准电路不仅可以提高数模转换器的成品率,而且可以提升高精度DAC的最高时钟频率。
【学位单位】：南京大学
【学位级别】：博士
【学位年份】：2019
【中图分类】：TN792
【部分图文】：

比（ＳＮＲ）和无杂散动态范围（ＳＦＤＲ）的由来。最后探讨了系统发展对数据转换器??性能的需求和挑战。??常用的几种收发机架构如图１．３所示ｌ１１＾。图１．３（ａ）为超外差结构接收机，??２??

在当前追求小尺寸、低重量、低功耗和低成本（ＳＷａＰ－Ｃ）并希望获得宽带宽的背??景下，这些挑战难度极大。??图１．３（ｂ）是直接采样架构。这种架构很难同时实现两个目标：一是使转换??器工作于直接采样所需的速率，二是实现大输入带宽。在这种架构中，全部接??收机增益都位于工作频段。如果接收机增益比较高，必须非常细心地布局布线??以避免振荡的出现。直接采样目前在Ｌ、Ｓ波段具有实用性。其主要挑战在于，??ＡＤＣ输入带宽在应用频率范围内增益需要保持平坦，因此需要ＡＤＣ的输入带宽??足够高。??图１．３（ｃ）直接变频架构对数据转换器带宽的使用效率最高。数据转换器在第??３??

１０?１００?Ｉｋ?１０ｋ?１００ｋ?１Ｍ?１０Ｍ?１００Ｍ?１Ｇ?１０Ｇ?１００Ｇ??采样率（Ｈｚ）??图１．２模数转换器架构、采样率、分辨率的关系图??它利用一次或者多次变频，将接收到的信号混频至中频（ＩＦ）。ＩＦ需选择合适的??频率，使得实际滤波器在工作频带中能够提供良好的镜像抑制和ＬＯ隔离。当所??用ＡＤＣ具有很高动态范围时，通常情况下增加一个混频级以降低待采样信号频??率。此外，接收机增益分布在不同的频率上，这使得高增益接收机发生振荡的??风险很小。通过合适的频率规划，超外差接收机可以实现非常好的性能。但是，??这种架构实现复杂，需要大量的滤波器。相对于其所用带宽，这种架构的功耗??和尺寸通常也是最大的。此外，对于较大带宽应用，其频率规划变得非常困难。??在当前追求小尺寸、低重量、低功耗和低成本（ＳＷａＰ－Ｃ）并希望获得宽带宽的背??景下
【相似文献】

相关期刊论文 前10条

1 郭晓锋;成俊;江喜平;王正文;王春娟;;一种新颖的低阈值迟滞比较器的设计及应用[J];中国集成电路;2017年06期

2 彭宣霖;李航标;陈剑洛;王新宇;付松林;罗萍;;一种高速低功耗动态比较器设计[J];微电子学;2014年05期

3 Uwe Brckelmann;比较器的合理选择与应用[J];国外电子元器件;2001年08期

4 Neil　Dvorak;差值比较器[J];电子产品世界;1996年04期

5 蒋永平,任维义,高仲合;窗口比较器的设计与应用[J];黔东南民族师专学报;1994年Z2期

6 刘存贵;欣光;;8位闪光A\D变换器在25MHz时采样[J];电子测量技术;1988年02期

7 B.J.McCarroll ,郭树田;A/D转换器用的CMOS高速比较器[J];微电子学;1989年01期

8 Joey Doernberg ,秦邻;10位5兆取样/秒的CMOS两步闪烁AD转换器[J];微电子学;1989年06期

9 ;带有滞后的反相输入比较器[J];电讯技术;1989年02期

10 周亮;窗口比较器[J];电讯技术;1989年02期

相关博士学位论文 前10条

1 朱从益;高速高精度数据转换器关键技术研究[D];南京大学;2019年

2 丁召明;低压低功耗SAR ADC研究与设计[D];电子科技大学;2018年

3 宁宁;基于功耗优化的Pipelined ADC系统结构设计与关键单元研究[D];电子科技大学;2007年

4 张丽梅;QD-SOA的超快动力学过程及全光比较器[D];北京交通大学;2014年

5 高俊枫;高性能低功耗SAR ADC的研究与设计[D];电子科技大学;2015年

6 贺文伟;超高速折叠插值ADC关键技术的研究与设计[D];东南大学;2017年

7 林俪;折叠内插模数转换器的高速、低功耗低电压设计方法研究[D];复旦大学;2010年

8 吕伟;用于无线传感网络的逐次逼近型模数转换器研究与实现[D];中国科学技术大学;2014年

9 李冬;基于逐次逼近结构的高速低功耗模数转换器研究[D];东南大学;2017年

10 孙泳;电流模模数转换器设计[D];哈尔滨工业大学;2009年

相关硕士学位论文 前10条

1 黄程;QCA比较器设计与可靠性分析[D];合肥工业大学;2018年

2 林珊珊;比较器和放大器SET仿真分析研究[D];西安电子科技大学;2018年

3 黄俊;8位高速低功耗SAR ADC的设计[D];东南大学;2018年

4 陈海文;高速低功耗SAR ADC关键技术的研究[D];电子科技大学;2018年

5 贺启超;高精度SAR ADC关键技术研究[D];电子科技大学;2018年

6 胡丹丹;多节锂电池保护芯片关键技术研究[D];北方工业大学;2018年

7 吴爱东;1-MS/s 12-bit低电压SAR ADC设计[D];东南大学;2017年

8 张少真;高速低功耗比较器研究[D];北京交通大学;2012年

9 李月梅;低功耗比较器电路研究[D];北京交通大学;2008年

10 卫秦啸;高性能CMOS比较器的设计与应用[D];西安理工大学;2010年

本文编号：2840621