面向超低电压射频低噪声设计的MOSFET表征方法
发布时间：2020-10-23 18:25
MOSFET高频噪声的建模是其在无线通信中应用的基础。面向低功耗、混合信号及高频应用的短沟道COMS技术,其最佳的高频特性已从低中反型区转移至弱反型区。器件的噪声特性相比于长沟道器件也发生了显著的变化,噪声模型的表征也更加复杂。目前,纳米MOSFET的噪声建模主要是基于器件的四噪声参数和散射参数测量,通过双端口噪声网络分析,提取器件的双端口等效噪声电流模型的原始数据,结合器件的小信号等效噪声电路分析,建立器件等效噪声电流源的数学物理模型。器件噪声数学物理建模的精度取决于对器件工艺特性的认识深度和测量系统的精度。精确的短沟道MOSFET噪声物理模型的数学表征非常复杂。为了使现有的短沟道MOSFET高频噪声数学物理模型可用于工程设计,本文研究了其简洁模型的表达形式,并进行了应用实验验证。本文工作包括以下三个方面:首先,明确了40纳米MOSFET的双端口等效噪声电流高频物理模型及其原始数据,确定了其小信号等效噪声电路的元件参数及其四噪声参数的原始数据,通过基于MATLAB的物理模型计算仿真与原始数据的对比,验证了本文所明确的高频噪声物理模型的有效性和准确性。其次,为了使复杂的纳米MOSFET高频噪声物理模型可用于工程设计,本文研究了其简洁模型的表达形式。通过器件的双端口相关噪声矩阵变换和分析,实现了复杂的噪声物理模型的简化。所提出的简洁模型不仅高精度地表征了器件的非准静态效应,并且可通过Verilog-A语言以四结点的形式,直接嵌入到ADS仿真设计工具,从而在保证精度的同时,大大降低了设计的复杂度。实验结果验证了所建简洁模型在强反型区和弱反型区均有较高的精度,比传统模型具有更高的准确性。最后,基于超低电压射频低噪声设计集中在MOSFET的弱、中反型区的工程实际,提出了基于反型系数(IC)的表征方式,并以具有偏置依赖性的元件参数举例,证明了该种表征方式在表征弱反型区时,具有更清晰更容易辨识MOSFET工作在超低电压时的特性。并且通过转换回V_(GS)的表征方式,与原始数据进行对比,说明了该表征方法的可逆性与有效性。在工程设计中可以通过反型系数表征的MOSFET特性曲线选取最佳工作点,以此间接地选取物理偏置电压值,然后利用本文所建立的简洁模型进行仿真,这样可以使得设计更为准确和有效。
【学位单位】：西南科技大学
【学位级别】：硕士
【学位年份】：2019
【中图分类】：TN386
【部分图文】：
图 1-1 系统模块的两种发展模式Fig.1-1 Two Development Modes of System Module系统中，不只是有数字处理器与存储器，还有着许多其他部分射频、传感器、驱动器等模块，如图 1 所示。在这些模块中，为开关使用，这也因此说明了扩展摩尔的方式和深度摩尔不同减小特征尺寸增加晶体管数量的方式，而更多地依靠电路的设模拟模块中，最先进的工艺技术并不能显著地提高集成度和改电路的设计中，设计者们往往要用到大尺寸的电感，这就导致电路的集成度也没有明显的变化。此外，先进工艺的电源电压输出阻抗也较小。这就导致了射频模块在使用先进工艺进行设会更差。因此需要对既有的器件进行深度的研究和分析，掌握性。，台积电董事长张忠谋提出了未来集成电路产业发展的方向：品可以和先进工艺的数字电路封装在一起，以及在未来的产品之就是需要有更多的超低功耗的射频产品。
2 40nm MOSFET 高频噪声的物理模型表征2 40nm MOSFET 高频噪声的物理模型表征纳米 MOSFET 的高频噪声可以利用双端口等效噪声电流模型表征。在本章中，将明确 40nm MOSFET 的双端口高频等效噪声电流物理模型（Sid、Sig和 Sigid*），确定其小信号等效噪声电路，并根据文献确定了本文工作中的原始数据。通过 MATLAB 的高频等效噪声电流物理模型的计算仿真，验证本文最终所明确的高频噪声物理模型的有效性和准确性。MOSFET 是一个典型的四端子器件，如图 2-1 所示。其中 B 为衬底端子。在衬底上，有两个重掺杂区，分别为源端和漏端，用 S 和 D 表示。此外还有一个重掺杂的多晶硅区，有薄二氧化硅层（一般为几个纳米）与衬底隔离，称之为栅端，用 G 表示。源极和漏极之间有由反型层构成的沟道连接，其长度称为沟道长度，用 L 表示。沟道宽度是一个与沟道相垂直的量，用 W 表示。在短沟道器件中，L 一般是一个纳米级的量，而 W 是微米级的量。
2 40nm MOSFET 高频噪声的物理模型表征线性电阻而言，因其不存在势垒，故没有 MOSFET 而言都满足。具体表现为 MOS克服 PN 结势垒区，而这一过程是随机过程电流大小、带宽和载流子电荷有关[20][21]，22DCn DCi qI f ，DCI 为直流电流， f为噪声带宽。从上率无关。当 f为单位带宽时，可以得到散 2nDCi DCS f qI，它是由于载流子的不规则的热运动而形引起导体两端形成电压波动。它存在与任声电压源串联的形式，如图 2-2 所示。
【相似文献】
本文编号：2853384
【学位单位】：西南科技大学
【学位级别】：硕士
【学位年份】：2019
【中图分类】：TN386
【部分图文】：
图 1-1 系统模块的两种发展模式Fig.1-1 Two Development Modes of System Module系统中，不只是有数字处理器与存储器，还有着许多其他部分射频、传感器、驱动器等模块，如图 1 所示。在这些模块中，为开关使用，这也因此说明了扩展摩尔的方式和深度摩尔不同减小特征尺寸增加晶体管数量的方式，而更多地依靠电路的设模拟模块中，最先进的工艺技术并不能显著地提高集成度和改电路的设计中，设计者们往往要用到大尺寸的电感，这就导致电路的集成度也没有明显的变化。此外，先进工艺的电源电压输出阻抗也较小。这就导致了射频模块在使用先进工艺进行设会更差。因此需要对既有的器件进行深度的研究和分析，掌握性。，台积电董事长张忠谋提出了未来集成电路产业发展的方向：品可以和先进工艺的数字电路封装在一起，以及在未来的产品之就是需要有更多的超低功耗的射频产品。
2 40nm MOSFET 高频噪声的物理模型表征2 40nm MOSFET 高频噪声的物理模型表征纳米 MOSFET 的高频噪声可以利用双端口等效噪声电流模型表征。在本章中，将明确 40nm MOSFET 的双端口高频等效噪声电流物理模型（Sid、Sig和 Sigid*），确定其小信号等效噪声电路，并根据文献确定了本文工作中的原始数据。通过 MATLAB 的高频等效噪声电流物理模型的计算仿真，验证本文最终所明确的高频噪声物理模型的有效性和准确性。MOSFET 是一个典型的四端子器件，如图 2-1 所示。其中 B 为衬底端子。在衬底上，有两个重掺杂区，分别为源端和漏端，用 S 和 D 表示。此外还有一个重掺杂的多晶硅区，有薄二氧化硅层（一般为几个纳米）与衬底隔离，称之为栅端，用 G 表示。源极和漏极之间有由反型层构成的沟道连接，其长度称为沟道长度，用 L 表示。沟道宽度是一个与沟道相垂直的量，用 W 表示。在短沟道器件中，L 一般是一个纳米级的量，而 W 是微米级的量。
2 40nm MOSFET 高频噪声的物理模型表征线性电阻而言，因其不存在势垒，故没有 MOSFET 而言都满足。具体表现为 MOS克服 PN 结势垒区，而这一过程是随机过程电流大小、带宽和载流子电荷有关[20][21]，22DCn DCi qI f ，DCI 为直流电流， f为噪声带宽。从上率无关。当 f为单位带宽时，可以得到散 2nDCi DCS f qI，它是由于载流子的不规则的热运动而形引起导体两端形成电压波动。它存在与任声电压源串联的形式，如图 2-2 所示。
【相似文献】
相关期刊论文 前10条
1 ;现代推出超低电压快闪内存[J];世界产品与技术;2000年05期
2 ;轻薄典尚 三星超低电压商务本×420闪耀上市[J];瞭望;2009年39期
3 ;三星双核超低电压商务本X420上市[J];消费电子商讯;2009年13期
4 ;超低电压便携时尚本 东芝T230直降500元![J];数字生活;2011年01期
5 曲永涛;Intel超低电压版移动CPU[J];广东电脑与电讯;2002年06期
6 ;全新酷睿2双核超低电压处理器上市[J];微电脑世界;2009年10期
7 ;超性能超续航Acer Aspire 1830T炫动魅力[J];计算机与网络;2010年15期
8 大大;;超低功耗 Acer Aspire 3810T[J];数码先锋;2009年06期
9 ;新APU加盟 AMD Ultrathin表现如何[J];电脑爱好者;2012年14期
10 ;高效轻型 Acer Timeline X1830T[J];网友世界;2010年11期
相关硕士学位论文 前4条
1 刘人豪;面向超低电压射频低噪声设计的MOSFET表征方法[D];西南科技大学;2019年
2 胡令祥;基于ZnO/ZnS忆阻器神经突触仿生器件研究[D];上海大学;2017年
3 宋佳佳;零阈值MOS管解析及其关键电路设计[D];苏州大学;2015年
4 郭胜强;超宽带低噪声放大器和混频器的研究与设计[D];湖南大学;2011年
本文编号：2853384
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2853384.html
