一种2.5GHz数字上变频器的设计与实现

发布时间：2020-10-27 03:33

　　 雷达是一种采用无线电手段来查找目标并检测其位置与速度等信息的技术,在军用与民用方面应用十分广泛。软件无线电就是实现数字中频化雷达的关键技术,包括数字上变频与下变频技术。其中,数字上变频器是雷达发射系统中的重要组成部分,具有全面可编程性与环境适应性等优势,使电路更易于设计实现。为优化软件无线电雷达发射系统,研究数字上变频技术意义重大。本文主要对一种用在整机雷达上,最高工作频率为2.5GHz的数字上变频器进行研究与设计,以此实现数字化雷达的性能优化。该系统采用单通道最大数据速率高达3.125Gbps的SerDes高速接口来进行基带信号的接收,通过数字上变频器后将信号调至中频。实现过程中深入研究了数字上变频技术的基本原理及工作机制,并在信号采样、信号内插、数字滤波器、正交调制与SerDes高速接口等相关理论的基础上,完成了数字上变频系统的整体方案与各个模块的设计。选用了半带滤波器与CIC滤波器实现可编程插值滤波,同时设计了反CCI滤波器与反SINC滤波器分别对CIC滤波器与DAC进行了补偿。改进了直接数字频率合成器DDS中相幅转换器的实现算法,减弱了DDS中杂散的影响。在实现方式上,对电路各模块进行了优化改进,降低了数字内核的工作频率与功耗。电路采用了SerDes高速接口电路来接收基带信号,使系统满足高速电路的需求。SerDes接口采用了8b/10b的方式对数据进行编解码,使数据直流均衡。同时利用了异步FIFO同步用户与接收两时钟域,并加入了PRBS检验模块测试系统电路的误码率。设计完成后搭建仿真验证平台,在时域和频域上同时对电路进行功能仿真,分析并验证仿真结果。仿真过程中,向工作在2.5GHz频率下的上变频器输入7.765MHz的基带信号,并配置寄存器生成12.5MHz的载波信号,此时输出频率为20.28MHz,上变频功能正确。SerDes高速接口中解码后的数据与发送的原数据相同,FIFO写入读出数据皆正常,且PRBS模式下得到的误码率为0,可知链路数据正确。仿真结果表明本文设计的数字上变频器符合功能要求。验证完成后,基于SMIC工艺库对设计的电路进行综合,得到面积为833421.26μm~2、动态功耗为2.12W的低功耗芯片。
【学位单位】：西安电子科技大学
【学位级别】：硕士
【学位年份】：2018
【中图分类】：TN773
【部分图文】：

雷达技术不断发展，与传统雷达相比已有了很大的改进。传统雷达采用模拟电路来实现各个功能模块，结构复杂、扩展性差且会产移、干扰失真等问题，影响电路精度。而数字电路具有可编程、高精度的优信号的计算处理，且成本较低，能满足现代雷达系统对信号处理速率以及适应性的高要求[1]。如今雷达收发系统的数字化已成为一种必然的发展趋雷达系统全采用数字电路，基于软件无线电与数字信号处理理论，可通过不同的算法来实现多种无线电功能。雷达的波段包含从高频到 26.5~40G段范围内的信号，对电路的最高工作频率要求较高，但受到各种器件参数换器采样速率、工作精度及 DSP 器件处理信号速度的限制，很难用数字电模拟射频电路收发信号。因此，采用数字上变频技术，把信号的频谱搬移较高频率上，并提高数据速率，这样大幅降低了电路对 D/A 转换器及 DS求。此外，对低采样率的基带信号直接模拟采样会带来较大的量化误差。差，提高信号的分辨率，采用数字上变频技术来降低模拟滤波器设计的难上变频器在软件无线电收发系统中的位置如图 1.1 所示[2]。

图 2.3 原始信号、内插后信号与内插滤波后信号频谱图原始信号频谱经过内插后，频带被压缩了 I 倍，同时在频率高于 π/I 的部分产生了高频率的镜像分量。因此，完成内插后通常接一带宽为 π/I 的低通滤波器滤除镜像，使插入的零值点变为信号的准确内插值。这时，内插器起到了上变频的作用，并大大提高了信号的时域分辨率。2.4 数字滤波器数字滤波器可理解为一种算法，其功能是通过数字运算器件处理输入信号，从而消除干扰，获取特定频率信号。与传统的模拟滤波相比，数字滤波器有精度高，噪声小，可扩展性强等优点。下面介绍数字上变频器中所用的几种数字滤波器：半带滤波器、CIC 滤波器、反 CCI 滤波器和反 SINC 滤波器。2.4.1 FIR 滤波器

图 2.4 直接型 FIR 滤波器（2）转置型结构转置型结构是直接型的简单改变形式。基于转置定理，将直接型结构网络支路方向全部倒转，并将输入与输出相互交换，系统函数则保持不变，这样得到与直接型相同的滤波器。转置型结构如图 2.5 所示[20]。图 2.5 转置型 FIR 滤波器
【参考文献】

相关期刊论文 前7条

1 李停;郭里婷;吴林煌;;基于软件无线电的数字上变频系统设计[J];有线电视技术;2015年03期

2 胡杏;万书芹;陈钟鹏;陶建中;;基于混合CORDIC算法的高速DDS设计[J];微电子学;2014年06期

3 李玉行;毕刚;;一种基于FPGA的数字上变频实现方法[J];科技信息;2013年15期

4 李希彬;;基于AD9957的数字上变频电路的设计[J];电脑知识与技术;2012年29期

5 张新胜;;一种高效灵活数字上变频FPGA设计[J];微型机与应用;2010年24期

6 万书芹;陈宛峰;黄嵩人;季惠才;于宗光;;基于改进CORDIC算法实现高速直接数字频率合成器[J];仪器仪表学报;2010年11期

7 魏锋;;数字上变频技术[J];长春理工大学学报;2006年01期

相关硕士学位论文 前10条

1 林美东;基于8B/10B编解码2.5Gpbs高速SerDes电路关键技术研究[D];中国航天科技集团公司第一研究院;2016年

2 王伟涛;8b/10b架构SerDes芯片的设计与实现[D];电子科技大学;2016年

3 詹遥;SERDES芯片的验证与测试研究[D];电子科技大学;2016年

4 陈东旭;面向2.5G SerDes的8b/10b编解码电路设计与测试[D];电子科技大学;2015年

5 王张萌;高速SERDES接口的关键电路设计[D];合肥工业大学;2015年

6 毕刚;短波通信中数字上变频和信道模拟器的设计与实现[D];西安电子科技大学;2014年

7 尹未秋;数字中频实现技术研究[D];电子科技大学;2013年

8 阮城锋;基于FPGA的数字下变频及匹配滤波器的研究[D];浙江工业大学;2013年

9 王明星;数字变频器的设计[D];西安电子科技大学;2013年

10 王颖;SerDes系统级设计及行为级验证[D];电子科技大学;2012年

本文编号：2857972