纳米CMOS集成电路时钟分布网络SET敏感性及加固设计研究

发布时间：2020-11-04 02:24

　　 作为各种航天器电子系统的核心,抗辐射集成电路已经成为支撑航天器的关键技术。国内外航天事业的飞速发展使得航天器对其核心器件和电路提出了更高的性能要求和抗辐射指标需求。传统的微米级制造工艺已不能满足航天应用的需求,基于纳米级的工艺节点设计制造的电路成为目前国内外高处理能力的抗辐射集成电路的主流。伴随着工艺节点的缩减,电路节点电容降低、供电电压减小、电路运行速度提高,这些都增加了集成电路(IC)对单粒子瞬态(SET)的敏感性。SET已经成为了现代高频集成电路抗辐射加固的瓶颈问题之一。作为分布最广、运行频率最高的信号,时钟信号在集成电路中占有着举足轻重的地位。如果该信号受到辐射粒子的轰击而发生改变的话,整个电路系统都将可能出现异常,甚至是失效。而作为时钟信号的载体,随着工艺尺寸的不断缩减,时钟分布网络(CDN)对SET的敏感性也在不断增强。进入深亚微米工艺后,CDN对芯片级软错误率(SER)的影响已经非常显著,尤其是在纳米工艺下,如果对CDN上的SET及其导致的翻转不采取消除措施的话,有可能会主导整个芯片的SER。本文主要针对65纳米CMOS集成电路,对CDN SET敏感性的分析、评估、测量以及CDN加固技术进行了深入的研究。主要取得如下几个方面的研究成果:(1)提出了一种动态的可对任意结构的CDN进行SET敏感性分析与评估的方法(DDC-SAEM)。该方法可以对处于实际工作状态下的IC进行CDN SET敏感性的评估,评估过程中SET脉冲的注入位置遍历CDN上所有节点,SET脉冲注入时间随机,注入的SET脉冲的宽度在一定范围内随机。因此,该评估方法可以更加真实、准确地反映宇航用集成电路在受到辐射粒子轰击之后的工作状态,从而使得评估结果更加准确,有效避免了传统评估方法评估结果过于悲观的现状。(2)量化研究了时序器件类型对CDN SET敏感性的影响。时序器件类型不同,其触发方式会有所不同,时钟信号上相同的SET是否会引发其产生错误的数据锁存以及错误锁存持续的时间也会有所不同——即时序器件的类型会对CDN的SET敏感性产生影响。本文量化地对比了目前最常用的两类时序单元D触发器(DFF)和D锁存器(D-Latch)对CDN SET敏感性的影响。仿真和重离子试验结果表明:相比于基于D-Latch的设计,基于DFF设计的电路更容易受到CDN上SET的影响以致产生错误的数据锁存。(3)量化研究了时钟频率对CDN SET敏感性的影响。随着电路时钟频率的不断提高,CDN受到辐射粒子轰击之后所产生的SET脉冲的宽度与时钟信号宽度之间的差别越来越小,CDN叶节点上捕获到有效SET脉冲并引发其后续时序单元产生错误锁存的概率也会随之增加。本文在1 MHz–3 GHz的范围内量化地研究了基于DFF的设计中时钟频率对CDN SET敏感性的影响。大量的等量脉冲注入条件下的仿真结果表明:随着时钟频率的提高,时钟分布网络上的SET引发电路中的时序单元产生错误锁存的概率显著增加。(4)提出了一种测量IC中各节点的相对SET或单粒子翻转(SEU)敏感性的片上测量电路(OC-RSTC)。该电路首次实现了IC中各节点相对SET或SEU敏感性的测量;同时,该测试电路可以在被测电路实际工作情况下对其进行相对敏感性的测量,很好地保证了测量结果的真实性和准确性。根据测得的各个节点的相对SET或SEU敏感性信息,并结合电路不同部分的功能以及所要满足的抗辐射指标等因素,设计人员可以更加有针对性地对敏感性较高的节点所在的路径进行加固,从而在较低面积、功耗、性能开销的基础上实现IC的高可靠性。(5)提出了一种新型的对CDN进行抗辐射加固的技术(DIDO-HTCDN)。该加固技术对CDN中的时钟反相器(缓冲器)进行了重新设计,通过消除CDN上SET的传播来提高CDN的抗辐射能力。采用该技术,我们在65nm工艺下实现了一个示例电路的加固CDN的设计;作为对照,同时实现了该示例电路的未加固CDN的设计。仿真和重离子试验结果均表明:相比于未加固的CDN,采用该技术加固之后的CDN的抗辐射性能得到了很大的提升;同时,面积、性能和功耗开销较小。该加固技术易于实现,且适用于不同拓扑结构CDN的抗SET加固。论文最后总结了全文所做的主要研究工作,阐述了各项工作所取得的主要结论和成果,并指出了其对高可靠集成电路设计的理论指导意义和实践应用价值。同时,对本文的未尽工作即未来研究中需要进一步完善和深化的相关研究进行了展望。
【学位单位】：国防科技大学
【学位级别】：博士
【学位年份】：2018
【中图分类】：V443;TN432
【部分图文】：

运行频率的提高则增加了传播到存储单元的 SET 被错误锁工艺尺寸的缩减，单颗芯片的集成度也在不断提高。这将ET的单元数目[19]，增大芯片总的SET敏感面积和有效SE工艺节点下，很大一部分可观测到的软错误都是由 SET究表明，当工艺缩减到 0.25 μm 以下，时钟频率超过 100加固时序单元的集成电路，SET 将主导与单粒子效应相当工艺缩减到 100 nm 以下之后，即使不采用加固的时序为总的软错误率的主导因素[11][21]：当工艺缩减到 65 nm SET 引发的软错误和存储单元中 SEU 导致的软错误已经m 工艺节点之后，组合逻辑单元中 SET 引发的软错误将致的软错误[23]。SET 已经成为了现代高频集成电路抗辐，这对未来航天应用中 CPU、DSP 以及 SOC 的设计都提时钟分布网络概述

布网络部分的可靠性问题，则其将成为制约整个集成电路抗辐射性能的1.1.4 时钟分布网络中主要的失效模式重离子、质子、中子等辐射粒子引发的单粒子效应对时钟分布网络的影过两种特殊模式的电路失效进行：辐射致时钟竞争（Radiation-Induced）和辐射致时钟抖动（Radiation-Induced Clock Jitter）。辐射致时钟竞争（又叫辐射致时钟毛刺，Radiation-Induced Clock Glitc钟节点上所收集的电荷导致时钟跳变到错误的状态，引入一组新的时钟沿敏感电路中该现象会导致数据的错误采样[36]。绝大部分的时钟节点翻射致时钟竞争引起的[31][36]。辐射致时钟抖动则是指时钟分布网络受到辐射粒子轰击之后引发的同元中时钟跳变到达时间的差异。当辐射粒子造成的电荷收集发生在时钟近时，有可能会导致时钟边沿偏离其预期的跳变时间，从而导致时钟抖。辐射致时钟抖动很有可能导致边沿敏感器件中的建立时间或保持时间，也就是说，对于关键路径，时钟边沿的偏离会引发错误的锁存。

国防科技大学研究生院博士学位论文钟毛刺的出现将会引入一个新的时号的上升沿发生左移或右移，即提后续路径上的第一个触发器对输则导致了后续路径上第一个触发滞后采样的数据会沿着路径传播电路输出端 OUT 的错误输出（引生）。1.2 国内外研究现状与不足络 SET 敏感性的分析
【相似文献】

相关期刊论文 前10条

1 王昌林;李东生;张勇;;一种射频CMOS低噪声放大器的设计[J];微计算机信息;2006年29期

2 宋海文;郝志坤;郝国法;;一种ROM-LEAST结构直接数字频率合成电路[J];电子设计应用;2008年10期

3 李恩玲,褚蒙,周如培;射频CMOS混频器的设计[J];微电子学;2005年02期

4 吕洁如;秦会斌;黄海云;;一种频率稳定的改进型CMOS环形振荡器[J];机电工程;2011年02期

5 郝志坤;石寅;袁凌;曹晓东;倪卫宁;郝国法;;一种高压缩ROM直接数字频率合成电路[J];微计算机信息;2009年03期

6 贾琼;孟坚;;CMOS闩锁效应的研究及其几种预防措施[J];电脑知识与技术;2013年25期

7 宋琦明,陈志恒,李文渊;CMOS放大器的温度补偿偏置[J];微电子技术;2003年06期

8 刘皓;景为平;;一种频率可调CMOS环形振荡器的分析与设计[J];电子器件;2006年04期

9 窦建华;郭铭铭;潘敏;;一种基于衬底偏置技术的低压低功耗运算放大器设计[J];仪表技术;2008年05期

10 胡二虎,汪东旭;一种频率稳定的集成CMOS环形振荡器[J];微电子学;2003年03期

相关博士学位论文 前1条

1 郝培培;纳米CMOS集成电路时钟分布网络SET敏感性及加固设计研究[D];国防科技大学;2018年

相关硕士学位论文 前8条

1 李昕;纳米CMOS集成电路抗辐射加固锁存器设计研究[D];合肥工业大学;2017年

2 尚卿;高速电路及封装的电热协同分析[D];上海交通大学;2013年

3 邱浩然;面向GPS/北斗/TD-LTE-A的多模可重构VCO研究[D];北京交通大学;2014年

4 董叶梓;物联网和无线传感网射频前端低噪声放大器的研究与设计[D];国家海洋技术中心;2013年

5 王静;CMOS无线发射机射频前端研究及电路优化设计[D];北京交通大学;2013年

6 周文婷;数字CMOS工艺下10位580kSps逐次逼近型模数转换器设计[D];上海交通大学;2007年

7 张小平;CMOS集成电路的抗辐射分析及设计[D];西安理工大学;2003年

8 刘庆川;CMOS集成电路抗辐射加固工艺技术研究[D];哈尔滨理工大学;2007年

本文编号：2869467