基于40-nm CMOS工艺单刀多掷开关的研究

发布时间：2020-11-05 22:04

　　 近几十年来,无线通信系统经历了爆炸式增长,而射频(RF,Radio Frequency)收发模块是无线通信系统中必不可少的部分,其中的收发器需要一个单刀双掷(SPDT,Single-pole Double-throw)的收发(T/R,Transmit/Receive)开关来提供发送器和接收器之间的隔离;降低SPDT开关的插入损耗、带宽扩展等性能对超宽带、多模无线通信系统的进一步发展十分关键。本文研究了单刀多掷(SPMT,Single-pole Multi-throw)开关的基本工作原理、经典电路结构和端口匹配网络。首先对应用于RF收发模块中的单刀双掷开关和应用于开关光束阵列的单刀多掷开关展开了调研,并对工作在直流(DC,direct-current)至50GHz频段内的单刀多掷(包括单刀双掷、单刀四掷、单刀六掷、单刀八掷)开关的电路结构及相应的优缺点等进行了理论研究与分析。重点研究了晶体管串联、串-并联、差分等结构的SPDT开关,分析了不同的端口阻抗匹配网络(T型、π型、L型)对SPMT开关的影响,同时研究了能够改善SPMT的插入损耗(IL,Insert Loss)、隔离度度(ISO,Isolation)等性能的技术——深n阱技术、衬底浮动技术等。最终分析比较得出晶体管串-并联结构适用于单刀双掷、单刀四掷和单刀六掷开关,而晶体管串联的结构适用于单刀八掷开关;同时π型的输入端口阻抗匹配网络能使SPMT开关具有最佳的谐振。经过上述研究分析,本文基于40nm低泄露CMOS工艺,分别对SPDT、SP4T(Single-pole four-throw)、SP6T(Single-pole six-throw)和 SP8T(Single-pole eight-throw)开关电路的电路结构、匹配网络等进行了设计与分析。本文完成了具有高于20GHz的超宽带、低于-18dB的回波损耗(RL,Return Loss)、小于-3dB的插入损耗和大于32dB的高隔离度的单刀双掷、单刀四掷、单刀六掷和单刀八掷开关的设计与仿真。最后,对SPMT开关电路进行了版图设计,其中SPDT开关的芯片面积是561*571um2;仿真结果表明后仿真结果与前仿真结果相比,单刀多掷开关的插入损耗和回波损耗有所增加。本文设计的SPMT开关能够满足多频段、多模等无线通信系统对开关的性能要求。
【学位单位】：北京交通大学
【学位级别】：硕士
【学位年份】：2019
【中图分类】：TN859;TN43
【部分图文】：

进一步集成发送／接收（Ｔ／Ｒ）天线开关，以实现高集成度，故而Ｔ／Ｒ开关集成在收发器??的要求是必须满足的［６，７，８＞９］。??ＲＦ收发器前端中——如图１－１所示，在ＳＰＤＴＴ／Ｒ开关设计中，除了上面说的插入??损耗、隔离和高线性度之外，还有两个关键要求可以增强芯片应用性能：与其他电路完??全集成的能力和宽工作带宽［１Ｇ］。??＾Ｔｒａｎｓｍｉｔｔｅｒ?＾??〇〇ＫＭ〇ｄｕｌａｔ＾＿＾＾ｌ—一：?Ｄａｔａ｜ｎ??＼?＾＜ａ?Ｂａｓｅｂａｎｄ」??——Ｇｌｏｃｋ?，ｎ???〇?ＰＬＬ?Ｄｉｇｉｔａｌ??０?Ｒｆｃｆ＿?＾?Ｂｕｆｆｅｒｓ??Ｃ；ｐｒＴｔ?＾?Ｄｅｔｅｃｔｏｒ?Ｃｏｍｐａｒａｔｏｒ??ｒ：??Ｉ?Ｉ?Ｂａｓｅｂａｎｄ?ｈｖ．?ｒ??Ａｍｐ．??１＾＞?＂Ｏ?Ａｎａｌｏｇ?Ｏｕｔ???Ａｎａｌｏｇ?Ｂｕｆｆｅｒ?Ｊ??图１－１收发模块中的ＳＰＤＴ?Ｔ／Ｒ开关［１９］??Ｆｉｇｕｒｅ?Ｍ?ＳＰＤＴ?Ｔ／Ｒ?ｓｗｉｔｃｈ?ｉｎ?ｔｒａｎｓｃｅｉｖｅｒ?ｍｏｄｕｌｅ?［１９］??综上所述，ＣＭＯＳ单刀多掷开关特别是单刀双掷Ｔ／Ｒ开关的应用十分广泛，且在??４０ｎｍ?ＣＭＯＳ工艺下的ＳＰＭＴ开关的研宄很少，本文对此进行相关的研究具有现实意义??和工程应用价值。??１．２国内外研究现状??１．２．１概述??几十年来，ＲＦ开关一直由使用ＰＩＮ二极管和ＩＩＩ－ＶＭＥＳＦＥＴ的分立元件主导，特别??是那些带宽较宽的元件，并且大多数ＲＦ微波开关模块都是采用ＧａＡＳ技术实现的。如果??ＲＦ开关可以集成到ＣＭＯＳ中，则应该可以将所有ＲＦ，数字和模拟功能集成到单个芯片??中

２．?ＣＭＯＳ单刀多掷开关设计原理??２．?１?ＮＭＯＳ?（ｎ沟道晶体管）开关??如图２－１所示ＮＭＯＳ晶体管是一个四端口压控器件一一源（Ｓ）端、漏（Ｄ）端、栅（Ｇ）??端、衬底（Ｂ）端，一个ＮＭＯＳ晶体管可以通过控制其栅极电压使其成为一个开关，栅??极加高电平（１．１Ｖ）时沟道导通即开关（源漏极）导通，栅极加低电平（０Ｖ）时沟道截??止即开关（源漏极）关断。在栅极加入一个栅极电阻可以有效防止信号泄露和氧化层??击穿。??＾?ｍＬ］ｆ?ｆ??ｐ＋?Ｎ＋?＾?Ｎ＋?ｐ＋??＿＿＾ＪＬＪ?＇?Ｐ－Ｗｅｌｌ?＿???Ｐ?ｓｕｂ???图２－１?ＮＭＯＳ的横截面图??Ｆｉｇ?２－１?Ｔｈｅ?Ｃｒｏｓｓ?Ｓｅｃｔｉｏｎ?ｏｆ?ＭＯＳＦＥＴＳ?（ＮＭＯＳ）??ＮＭＯＳ开关的关断、导通等效电路如图２－２所示，ＣｇｊＰＣｇｄ是栅极到源极和漏极之??间的寄生电容、是源极和漏极与衬底之间的结电容、衬底电阻／？ｂ、表示插入??的栅极电阻、表示导通电阻并具有如下计算公式：??Ｒ???１??…（２?－?１）??＾ｏｎ?一?＾７??Ｐｎ?Ｃｏｘ?＂＾７（?ＶＧＳ?＿?ＶＴＨ?）??式中：??Ｐｉｎ一一电

衬底浮动技术［２１］就是在ＮＭＯＳ的衬底也就是Ｂ端接入一个５ＫＱ的电阻再接地，这??样的设计可以有效提高开关的功率处理能力。??图２－４?（ａ）是本文中釆用的ＳＰＤ／４／６Ｔ开关设计结构中的一条开关支路中的串联晶??体管的电路原理图，（ｂ）表示其处于导通状态的等效电路模型并处于导通状态。对于一??般的ＮＭＯＳ开关来说，晶体管的衬底会直接连接到源极或直接接地，等效电路模型如??
【参考文献】

相关期刊论文 前2条

1 王亦凡;桂小琰;王兴华;陈志铭;;一种高线性度非对称单刀双掷开关的设计[J];微电子学;2015年05期

2 曾令海,池懿,叶明,王文骐;全集成2.4GHzCMOS对称式收发开关的设计[J];微电子学;2005年03期

本文编号：2872248