面向IoT应用的高能效AES电路设计

发布时间：2020-11-07 17:20

　　 随着物联网(Internet of Things,IoT)和片上系统(System on a Chip,SoC)的不断发展,除了超低功耗之外,物联网芯片在设计时需要考虑的要求也在不断增多,数据安全便是其中之一。由于存在大量的信息交互,物联网节点芯片中需要集成加密电路,高级加密算法(Advanced Encryption Standard,AES)是目前最常用的分组密码算法之一,但传统128-bit AES电路的面积和功耗过高,不能满足轻量级设备的使用。近几年来提出的8-bit AES电路通过将数据通路从128-bit并行处理变为8-bit串行处理而降低了功耗和面积,但与此同时也大大降低了吞吐率。因而,在面向IoT应用时仍面临减小面积和提高吞吐率的两大挑战。基于此,本文提出面向IoT应用的AES电路实现与能效优化。本文设计并实现了两种8-bit datapath AES电路。首先是针对面积优化的单S核AES电路,用仿射变换S-Box核代替传统查找表S-Box核以降低功耗面积,优化密钥扩展模块和数据处理模块执行步骤以提高吞吐率以及优化数据处理模块中间寄存器数目以减小面积,最终以213个周期实现AES设计。其次是针对吞吐率优化的双S核AES电路,采用11周期实现密钥扩展和数据处理模块并充分利用二者并行执行的特性,以113个周期实现AES设计。然后提出针对8-bit AES电路的差分功耗攻击,当攻击条数为3681条时,揭示正确的密钥。相对应的防护方法为:通过离散时间点和随机数据加密对S-Box核进行处理,在Spartan-6 XC6SLX75 FPGA上实现了8-bit AES和防护方案,最终达到8万条不被攻破的效果。最后,采用全数字VCS(Verilog Compile Simulator)仿真,并使用做完后端后的文件进行延时反标,对整个设计进行仿真验证。本文采用TSMC 28nm CMOS工艺完成了整个电路从RTL代码到后端的设计。在低电压(0.5V)下,单S核AES电路和双S核AES电路的最高工作频率为50MHz,版图面积分别为0.0028和0.00309mm~2。与《高级加密标准算法》书上所提的常规8-bit AES电路相比,两种设计的面积分别减少42.08%和36.27%,功耗收益分别达到37.15%和31.91%(低电压下)。此外,两种设计的能效面积比分别为0.278 Gbps/(W·μm~2)和0.374 Gbps/(W·μm~2),优于目前国内外相关设计。概言之,本文提出了分别面向面积和吞吐率优化的两种设计,能够有效降低8-bit AES电路的面积,提高能效。
【学位单位】：东南大学
【学位级别】：硕士
【学位年份】：2018
【中图分类】：TP391.44;TN929.5;TN47
【部分图文】：

图 1-1 物联网芯片通用架构人们上传到网络上的数据需要有安全保障，物联网（IoT）的发展引起了人们对安全性的担忧如现在日渐普及的智能家居、监测身体状况和健康的可穿戴设备都包含个人和家庭的相关信息果不做好安全防护措施，2016 年发生的小米手环信息泄密事件就会重演。网络信息安全是信息安全中一个重要的概念，为了保障信息安全，当下多种算法如高级加密（Advanced Encryption Standard，AES），国际数据加密算法（International Data EncryptionAlgoritDEA）等都是为了保障信息安全，而这些算法都是以加密技术为基础的。本文主要探讨物联网如助加密技术保障信息安全[2,3]。

jndael 算法，是一种对称分组密码，数据以 128 位理不断的迭代。这种算法允许三种不同的密钥长对应加密轮次数分别为 10 轮、12 轮和 14 轮。从的“回合密钥”。下面的讨论将以密钥长度为 12钥来加密和解密需要保护的数据。AES 算法加密包括一个置换和三个代替[4]：oundKey），将每轮结束后的产生的中间数据与轮密stitution），又称 Subbytes，是非线性的可逆的字节节到字节的代替（后文用 S-Box 运算来表示字节不是输入的线性数学函数。otation），又称 Shiftrows，是用来对经过字节变换olumn），对数组中的每一列数据进行运算，即在有定的矩阵相乘。

第二章 传统 128-bit AES 和 8-bit AES 设计概述行移位变换基本原理位变换的作用是，将中间数据的某个字节从某一列移动到另一列，从而保证每列数。图 2-2 描述了加密过程中的行移位变换。矩阵中的第一行保持不变；矩阵中第二；矩阵中第三行循环左移两位；矩阵中第四行循环左移三位。即，每一行循环左移减一。
【相似文献】

相关期刊论文 前10条

1 张学刚;;高校新生录取管理系统数据处理模块的模型设计[J];信息与电脑(理论版);2016年16期

2 徐健;侯振龙;龚东磊;方明;;高速串行数据处理模块的设计与实现[J];计算机工程;2016年03期

3 周连廷,朱武;污水处理控制系统之数据处理模块的开发[J];自动化与仪表;2002年05期

4 陈可洋;;三维扩散滤波方法地震数据处理模块的开发与应用[J];油气地球物理;2014年02期

5 张勇军;畅毅;王建宁;马国团;;几种物探测量数据处理模块的开发与应用[J];物探装备;2011年03期

6 庞芳;Micaps数据处理模块的维护与二次开发[J];广西气象;2002年02期

7 张军;李洪儒;张茜;徐海宁;刘筝;王晓雯;;升降机控制器专用通讯与数据处理模块的设计[J];仪表技术与传感器;2015年12期

8 白秀伟;惠晓威;;物联网中间件数据处理研究[J];计算机测量与控制;2012年07期

9 殷杰波;;一种多核DSP并行可拓展数据处理模块设计[J];工业控制计算机;2016年09期

10 张锐;曹彦荣;;基于PCIE交换的数据处理模块设计[J];电子技术;2014年06期

相关博士学位论文 前1条

1 佟吉钢;高性能嵌入式系统技术及应用的若干问题研究[D];南开大学;2010年

相关硕士学位论文 前10条

1 范傲;面向IoT应用的高能效AES电路设计[D];东南大学;2018年

2 李玲;室内自适应温度调节系统研究与数据处理模块设计[D];西安理工大学;2018年

3 张福至;基于FPGA芯片的变频风机控制系统数据处理模块的设计与实现[D];北京交通大学;2016年

4 高双;随钻核磁共振测井仪井下数据处理模块研制[D];华中科技大学;2016年

5 苏世旭;面向居家服各环境的智能信息系统数据处理模块设计与实现[D];南京邮电大学;2017年

6 罗园;BD2用户机数据处理模块软件设计[D];华中科技大学;2008年

7 李欣玲;FPGA远程调试关键技术研究与实现[D];电子科技大学;2017年

8 田甜;USB2.0控制器芯片物理层数据处理模块的研究[D];西安电子科技大学;2007年

9 李爽;基于Spark的数据处理分析系统的设计与实现[D];北京交通大学;2015年

10 王江南;移动无线网络测试与评估系统中后台数据处理模块的设计与实现[D];北京邮电大学;2016年

本文编号：2874245