当前位置:主页 > 科技论文 > 电子信息论文 >

基于65nm CMOS工艺低能耗低噪声LC振荡器研究与设计

发布时间:2017-04-05 20:00

  本文关键词:基于65nm CMOS工艺低能耗低噪声LC振荡器研究与设计,,由笔耕文化传播整理发布。


【摘要】:集成电路产业的快速发展给市场带来了前所未有的丰富的通信产品,同时消费者也对无线通信终端变得越来越挑剔,设计一款速度更快、更安全、功耗更低的产品正变得越来越富有挑战性。压控振荡器作为蓝牙4.2无线收发机中频率源的核心,它的设计标准逐渐变得越来越严苛,振荡器最重要的两个参数功耗和相位噪声一直以来都是设计者们研究与关注的目标。本文基于标准的SMIC 65nm CMOS工艺分析与设计了两款应用于蓝牙4.2版本的电容电感压控振荡器。在对振荡器组成部分和起振情况简明扼要的分析之后,论文着重分析总结了当前三种计算LC压控振荡器白噪声相位噪声模型:紧接着汇总了当前两种可能引起MOS晶体管闪烁噪声输出转换的效应,然后分析了几种能够有效的降低振荡器相位噪声的技术。首次通过利用计算混频器低频噪声输出的方式,得到差分LC振荡器共模点二次谐波所引起AM-PM转换效应大小,并在此基础上通过对尾电流滤波振荡器进行后仿验证晶体管存在寄生电容非线性造成振荡器相位噪声恶化效应,仿真结果显示在1V电源电压下,该振荡器的功耗仅为0.6mW,相位噪声为-124dBc/Hz@lMHz,-77dBc/Hz@10kHz,FOM为194,振荡频率范围为2.32-2.65GHz,线性可调谐范围为13%,分析了电流复用振荡器输出幅度大小与设计参数的关系,从理论上解决了传统输出幅度不对称问题,随后通过分析振荡器电流效率与电流导通角的关系,得到Class-C振荡器拥有更高的电流效率依据,在此基础上提出了一种基于幅度反馈低功耗C类LC压控振荡器的设计,解决了Class-C起振和最优工作点偏置问题,并介绍了C类振荡器的工作过程。最后通过对C类电流复用压控振荡器后仿可以得到,在1.2V电源电压下,压控振荡器的功耗为1.1mW,相位噪声为-126dBc/Hz@1MHz,FOM为193,振荡频率范围为2.3-2.6GHz,可调谐范围为12%,综合性能具有一定竞争力。
【关键词】:电容电感 压控振荡器 Class-C 低功耗 相位噪声 电流复用
【学位授予单位】:中国科学技术大学
【学位级别】:硕士
【学位授予年份】:2016
【分类号】:TN752
【目录】:
  • 摘要5-6
  • Abstract6-14
  • 第1章 绪论14-20
  • 1.1 研究背景14-16
  • 1.2 压控振荡器设计研究现状16-17
  • 1.3 研究内容安排和主要贡献17-20
  • 第2章 振荡器基础20-32
  • 2.1 振荡器如何振荡20-25
  • 2.1.1 振荡器的起振条件21
  • 2.1.2 LC谐振回路21-25
  • 2.2 简化的LC振荡器25-30
  • 2.3 本章小结30-32
  • 第3章 振荡器的相位噪声分析32-50
  • 3.1 相位噪声32-35
  • 3.2 LC压控振荡器热噪声35-38
  • 3.2.1 线性时不变模型35-36
  • 3.2.2 周期稳态模型36-37
  • 3.2.3 线性时变模型37-38
  • 3.3 LC压控振荡器闪烁噪声38-43
  • 3.3.1 变容管非线性引起的AM-PM转换39-41
  • 3.3.2 Groszkowski效应41-43
  • 3.4 相位噪声降低技术43-49
  • 3.4.1 减小噪声源43-46
  • 3.4.2 抑制噪声传递46-49
  • 3.5 本章小结49-50
  • 第4章 低噪声尾电流源滤波振荡器分析与设计50-74
  • 4.1 尾电流滤波振荡器相位噪声分析50-59
  • 4.1.1 共模点等效电容二次谐波影响50-53
  • 4.1.2 晶体管寄生电容非线性变化53-59
  • 4.2 尾电流滤波振荡器设计59-68
  • 4.2.1 总体框图60-61
  • 4.2.2 电感选择考虑61-65
  • 4.2.3 频率调谐65-68
  • 4.3 仿真结果与版图68-72
  • 4.4 本章小结72-74
  • 第5章 低功耗C类LC压控振荡器的设计74-88
  • 5.1 振荡器电流效率分析74-76
  • 5.2 电流复用振荡器幅度分析76-79
  • 5.3 C类LC压控振荡器的设计79-83
  • 5.3.1 电路总体框架图79-80
  • 5.3.2 幅度跟随器80-82
  • 5.3.3 振荡器工作过程82-83
  • 5.3.4 振荡器设计参数选取83
  • 5.4 仿真结果与版图83-87
  • 5.4.1 频率调谐和相位噪声结果83-87
  • 5.5 本章小结87-88
  • 第6章 总结与展望88-90
  • 6.1 工作总结88-89
  • 6.2 振荡器设计展望89-90
  • 参考文献90-94
  • 致谢94-96
  • 在校期间发表的学术论文和研究成果96

【相似文献】

中国期刊全文数据库 前1条

1 杨媛;高勇;余宁梅;;90 nm CMOS工艺下串扰延迟及其测量电路的研究[J];电子器件;2007年01期

中国硕士学位论文全文数据库 前3条

1 王伟;基于65nm CMOS工艺低能耗低噪声LC振荡器研究与设计[D];中国科学技术大学;2016年

2 孙修晨;基于32nm CMOS工艺的互连线串扰及延时的分析与优化[D];天津大学;2014年

3 向光平;基于65nm CMOS工艺的低功耗触发器设计[D];浙江大学;2013年


  本文关键词:基于65nm CMOS工艺低能耗低噪声LC振荡器研究与设计,由笔耕文化传播整理发布。



本文编号:287570

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/287570.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户14d5c***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com