无校准低功耗12位100MS/s ADC的设计与实现

发布时间：2020-12-05 01:28

　　随着当今通信技术和片上系统（SoC）技术的发展,对ADC的要求也越来越高。一方面,这些应用不仅要求ADC具有较高的速度和精度,同时还得具有良好的静态和动态性能。另一方面,为了降低成本,SoC应用对ADC小面积和低功耗的要求也越来越高。另外,SoC应用也要求其系统中各个模块易于集成,便于IP化,这就要求其中的ADC需要采用与数字电路兼容的标准工艺实现,同时具有较少的端口,通用性好。在各种ADC算法中,由于流水线ADC能实现精度、速度、功耗的良好折中,而CMOS工艺能提供性能优越的开关器件,故开关电容电路被很好的应用在了流水线ADC中。通常分辨率10位以上的流水线ADC都需要借助校准保证精度。校准可以降低ADC中开关、运放、传统流水线结构等引入的非线性,但会占用一定的芯片面积和产生一定的功耗。为了减小面积和节约成本,并且使ADC的功能具有通用性,包含校准电路的ADC不适合于SoC应用。所以,研究无校准的低功耗流水线ADC的设计对于SoC的应用是很有必要的。论文的研究内容主要包括ADC的高线性度和低功耗设计两个方面,其次是针对本文ADC的重要单元模块的设计实现:1.在提高线性度方面,论述了A... 

【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校

【文章页数】：151 页

【学位级别】：博士

【部分图文】：

并行ADC结构

AR）ADC 的结构如图 2-2 所示，它由采样保持电C）和控制逻辑组成[8,9]。控制逻辑包含移位寄存器理如下：控制逻辑将 DAC 输入设置在中间电位 DAC 输出一个中间的模拟电平，该电平与采样的。根据比较器的输出，DAC 输出要么不变，要么置为 1（“X100”），DAC 输出又相应的被更新，逐不变。该过程将反复进行直到 ADC 输出达到需要点是结构简单，所占的芯片面积小。但是，在每个转换速率较低。

Σ调制器结构


本文编号：2898616