一种8位1 GS/s折叠内插A/D转换器
发布时间：2020-12-06 18:18
基于TSMC 0.18μm CMOS工艺,采用两级级联的折叠内插结构,设计了一种8位1GS/s折叠内插A/D转换器。在预放大器阵列输出端引入失调平均网络,优化了预放大器阵列的输入对管尺寸,以补偿边界预放大器的增益衰减。在折叠电路中引入幅度补偿电路,以增加较小的电路功耗为代价改善了电路的带宽限制,提高了增益及输出线性范围。分析了内插平均电阻网路中的高倍内插误差,通过优化内插电阻值,实现了内插输出失调的减小,保证了系统良好的精度特性。仿真结果表明,在采样率为1GS/s、输入正弦波频率为465.82 MHz的条件下,该8位折叠内插A/D转换器的有效位数能够达到7.31位,功耗为290mW。
【文章来源】：微电子学. 2017年03期 第304-308页 北大核心
【文章页数】：5 页
【部分图文】：
图３预放大器的输出波形图预放大器阵列的输出信号是通过后级的内插电
邓红辉等：一种８位１ＧＳ／ｓ折叠内插Ａ／Ｄ转换器２０１７年失调的基础上，以中间预放大器为基准，逐个递增预放大器阵列的输入对管尺寸，来补偿边界预放大器的增益衰减，从而减小了预放大器阵列的增益误差，解决了后级增益误差引起的过零点偏移问题。图４预放大器增益随Ｖｒｅｆ－Ｖｃｍ的变化曲线２．２折叠电路级联折叠的使用缓解了折叠电路实现高速Ａ／Ｄ转换器时的带宽限制，同时，减小了多个差分对并联带来的失配误差。折叠电路将多个过零点信息整合到同一条折叠曲线中，从而减小了整个电路的比较器数目。折叠电路的结构如图５所示，电路的折叠系数为３。三个并联的差分对正负交叉连接到负载电阻输出端。在折叠电路工作过程中，有且只有一对差分对工作在线性区，其余两个差分对的输入正好为最大值或最小值，两者在输出端互相抵消。（ａ）折叠电路（ｂ）幅度补偿电路图５折叠电路结构框图为了达到良好的电路性能，需要两个相邻过零点的间隔ΔＶｒｅｆ大于每个差分对的线性范围ΔＶ。折叠电路过零点漂移曲线如图６所示。图６折叠电路过零点漂移曲线从图６可知，若ΔＶ＞ΔＶｒｅｆ，即输入线性范围过大时，一个差分对处于线性区，其他并联的差分对也处于线性范围，这会影响处于线性区的差分对的过零点位置。所以，需要对前级放大器的输出线性范围和增益特性进行折中，使得相邻过零点之间不相互影响。折叠电路的一个设计关键点是输入为高频时因带宽限制引起的输出信号摆幅的降低［２］。为了保证电路在高频条件下的良好性能，对后级的比较器电路有更高
基础上，以中间预放大器为基准，逐个递增预放大器阵列的输入对管尺寸，来补偿边界预放大器的增益衰减，从而减小了预放大器阵列的增益误差，解决了后级增益误差引起的过零点偏移问题。图４预放大器增益随Ｖｒｅｆ－Ｖｃｍ的变化曲线２．２折叠电路级联折叠的使用缓解了折叠电路实现高速Ａ／Ｄ转换器时的带宽限制，同时，减小了多个差分对并联带来的失配误差。折叠电路将多个过零点信息整合到同一条折叠曲线中，从而减小了整个电路的比较器数目。折叠电路的结构如图５所示，电路的折叠系数为３。三个并联的差分对正负交叉连接到负载电阻输出端。在折叠电路工作过程中，有且只有一对差分对工作在线性区，其余两个差分对的输入正好为最大值或最小值，两者在输出端互相抵消。（ａ）折叠电路（ｂ）幅度补偿电路图５折叠电路结构框图为了达到良好的电路性能，需要两个相邻过零点的间隔ΔＶｒｅｆ大于每个差分对的线性范围ΔＶ。折叠电路过零点漂移曲线如图６所示。图６折叠电路过零点漂移曲线从图６可知，若ΔＶ＞ΔＶｒｅｆ，即输入线性范围过大时，一个差分对处于线性区，其他并联的差分对也处于线性范围，这会影响处于线性区的差分对的过零点位置。所以，需要对前级放大器的输出线性范围和增益特性进行折中，使得相邻过零点之间不相互影响。折叠电路的一个设计关键点是输入为高频时因带宽限制引起的输出信号摆幅的降低［２］。为了保证电路在高频条件下的良好性能，对后级的比较器电路有更高的要求，因此增加了电路的设计复杂度，从而增加了整个系统的功耗。与第二级８个折叠器输
【参考文献】：
期刊论文
[1]12位800 MS/s ADC设计[J]. 张正平,徐骅,王永禄,马莉,杨世福. 微电子学. 2014(05)
[2]折叠内插A/D转换器中分布式T/H电路的建模分析[J]. 姚炳昆,林俪,李宁,叶凡,徐俊,任俊彦. 微电子学. 2007(02)
硕士论文
[1]8位高速折叠内插A/D转换器的设计[D]. 易生涛.西安电子科技大学 2010
本文编号：2901824
【文章来源】：微电子学. 2017年03期 第304-308页 北大核心
【文章页数】：5 页
【部分图文】：
图３预放大器的输出波形图预放大器阵列的输出信号是通过后级的内插电
邓红辉等：一种８位１ＧＳ／ｓ折叠内插Ａ／Ｄ转换器２０１７年失调的基础上，以中间预放大器为基准，逐个递增预放大器阵列的输入对管尺寸，来补偿边界预放大器的增益衰减，从而减小了预放大器阵列的增益误差，解决了后级增益误差引起的过零点偏移问题。图４预放大器增益随Ｖｒｅｆ－Ｖｃｍ的变化曲线２．２折叠电路级联折叠的使用缓解了折叠电路实现高速Ａ／Ｄ转换器时的带宽限制，同时，减小了多个差分对并联带来的失配误差。折叠电路将多个过零点信息整合到同一条折叠曲线中，从而减小了整个电路的比较器数目。折叠电路的结构如图５所示，电路的折叠系数为３。三个并联的差分对正负交叉连接到负载电阻输出端。在折叠电路工作过程中，有且只有一对差分对工作在线性区，其余两个差分对的输入正好为最大值或最小值，两者在输出端互相抵消。（ａ）折叠电路（ｂ）幅度补偿电路图５折叠电路结构框图为了达到良好的电路性能，需要两个相邻过零点的间隔ΔＶｒｅｆ大于每个差分对的线性范围ΔＶ。折叠电路过零点漂移曲线如图６所示。图６折叠电路过零点漂移曲线从图６可知，若ΔＶ＞ΔＶｒｅｆ，即输入线性范围过大时，一个差分对处于线性区，其他并联的差分对也处于线性范围，这会影响处于线性区的差分对的过零点位置。所以，需要对前级放大器的输出线性范围和增益特性进行折中，使得相邻过零点之间不相互影响。折叠电路的一个设计关键点是输入为高频时因带宽限制引起的输出信号摆幅的降低［２］。为了保证电路在高频条件下的良好性能，对后级的比较器电路有更高
基础上，以中间预放大器为基准，逐个递增预放大器阵列的输入对管尺寸，来补偿边界预放大器的增益衰减，从而减小了预放大器阵列的增益误差，解决了后级增益误差引起的过零点偏移问题。图４预放大器增益随Ｖｒｅｆ－Ｖｃｍ的变化曲线２．２折叠电路级联折叠的使用缓解了折叠电路实现高速Ａ／Ｄ转换器时的带宽限制，同时，减小了多个差分对并联带来的失配误差。折叠电路将多个过零点信息整合到同一条折叠曲线中，从而减小了整个电路的比较器数目。折叠电路的结构如图５所示，电路的折叠系数为３。三个并联的差分对正负交叉连接到负载电阻输出端。在折叠电路工作过程中，有且只有一对差分对工作在线性区，其余两个差分对的输入正好为最大值或最小值，两者在输出端互相抵消。（ａ）折叠电路（ｂ）幅度补偿电路图５折叠电路结构框图为了达到良好的电路性能，需要两个相邻过零点的间隔ΔＶｒｅｆ大于每个差分对的线性范围ΔＶ。折叠电路过零点漂移曲线如图６所示。图６折叠电路过零点漂移曲线从图６可知，若ΔＶ＞ΔＶｒｅｆ，即输入线性范围过大时，一个差分对处于线性区，其他并联的差分对也处于线性范围，这会影响处于线性区的差分对的过零点位置。所以，需要对前级放大器的输出线性范围和增益特性进行折中，使得相邻过零点之间不相互影响。折叠电路的一个设计关键点是输入为高频时因带宽限制引起的输出信号摆幅的降低［２］。为了保证电路在高频条件下的良好性能，对后级的比较器电路有更高的要求，因此增加了电路的设计复杂度，从而增加了整个系统的功耗。与第二级８个折叠器输
【参考文献】：
期刊论文
[1]12位800 MS/s ADC设计[J]. 张正平,徐骅,王永禄,马莉,杨世福. 微电子学. 2014(05)
[2]折叠内插A/D转换器中分布式T/H电路的建模分析[J]. 姚炳昆,林俪,李宁,叶凡,徐俊,任俊彦. 微电子学. 2007(02)
硕士论文
[1]8位高速折叠内插A/D转换器的设计[D]. 易生涛.西安电子科技大学 2010
本文编号：2901824
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2901824.html
