基于FPGA的低功耗串口通信驱动电路设计

发布时间：2020-12-07 12:18

　　随着半导体行业和集成电路的快速发展,芯片的工作频率与集成度迅速提高,电路的功耗也在迅速增加。然而功耗的增加会导致芯片发热,降低电路设计的可靠性以及稳定性,增大电路的设计成本。因此,功耗已经成为集成电路设计的重要约束条件。通常采用门控时钟技术减少电路中冗余状态的翻转来实现低功耗电路设计,但是门控时钟技术在降低系统功耗的同时会增加门控电路的复杂度,带来一些额外的附加功耗,而且会增加电路系统中的竞争冒险。本文将基于算法优化与电路控制的两种门控时钟技术相结合,提出一种新的低功耗时序电路设计方法,并将其运用到串口通信驱动电路设计中。在优化算法上,引入行为卡诺图的分析设计理念,直观展现出电路中每个触发器的冗余时钟信号的分布;在电路结构中,依据电路系统中的状态转换特性,合理的选择由门控电路构建的自控触发器,并以4位扭环型计数器为设计实例,将与非结构、或门结构以及异或结构的新型4位扭环形计数器与传统的4位扭环形计数器相比较,发现异或结构能全面消除电路系统中的冗余时钟信号,从而降低电路系统中所存在的功耗。最后将硬件驱动电路与门控时钟技术相结合,设计了一个基于FPGA的低功耗串口通信驱动电路,通过消除驱动... 

【文章来源】：淮北师范大学安徽省

【文章页数】：58 页

【学位级别】：硕士

【部分图文】：

功耗的分类

.2 静态功耗的电路示意图.1）表示为：static digital pad anologP P P P模电部分中所存在的功耗，管脚非运行时的静态功耗[3 电路中的逻辑门在电路工作制作工艺等方面的问题会造体管中的温度与尺寸等电路同：当泄露温度升高时，泄尺寸的减小而不断的增加。泄漏电流和二极管中反偏 减小，可能会导致其他的漏成的，它是由于阈值电压高[32]

2.4 短路功耗的电路示意图可以用（2.2）表示为2dynamic switch short P P P ACV 平均翻转比例，即跳变因子，时开关的频率， 为电平信程中的供电电压、减少开关地降低动态功耗。的是一个比较复杂的操作，必低功耗优化技术和不同的设的目的[35]。下面介绍一些低面积和性能，运用流水化、分


本文编号：2903235