GeOI MOSFET电特性模拟和Ge/高k栅介质界面特性研究

发布时间：2020-12-08 04:10

　　随着MOS器件的特征尺寸已经进入到纳米量级,传统的SiO2/Si系统已经不能满足集成电路发展的要求。而高k栅介质的使用在降低栅极漏电的同时也减小了沟道载流子迁移率,使器件驱动能力下降。因此,需要采用高迁移率的沟道材料和新的器件结构来提高器件的综合性能。具有高迁移率和静电完整性的超薄GeOI MOSFET成为近几年人们研究的热点之一。本论文开展了理论和实验方面的相关工作,研究了GeOI MOSFET的器件模型和结构优化以及高k栅介质Ge MOS器件的界面特性。器件模型方面开展的工作有:（1）通过求解沟道的二维泊松方程得到沟道表面势和沟道反型层电荷,建立了高k栅介质小尺寸GeOI pMOSFET的漏源电流解析模型。模型包括了速度饱和效应,迁移率调制效应和沟长调制效应,模型计算结果与实验数据呈现出好的吻合。且利用建立的模型模拟分析了器件主要结构和物理参数对跨导、截止频率和电压增益的影响,得出需设计合适厚度和短的沟道以及高介电常数的薄栅介质来优化器件的综合性能;（2）采用Silvaco TCAD二维器件模拟器分析研究了双栅GeOI MOSFET主要结构和物理参数对器件性能的影响。通过对器件通态... 

【文章来源】：华中科技大学湖北省 211工程院校 985工程院校 教育部直属院校

【文章页数】：72 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
1 绪论
    1.1 CMOS集成电路的发展
    1.2 MOS器件等比例缩小及其面临的挑战
    1.3 高k栅介质材料的特性
    1.4 Ge MOS器件研究进展
    1.5 高k栅介质GeOI MOS器件研究概况
    1.6 本文主要内容及结构安排
2 GeOI技术和Ge MOS制备工艺介绍
    2.1 GeOI技术介绍
    2.2 MOS器件主要制备工艺
    2.3 本章小结
3 高k栅介质全耗尽GeOI pMOSFET漏源电流模型
    3.1 器件结构与漏源电流计算
    3.2 模拟及结果分析
    3.3 本章小结
4 高k栅介质全耗尽双栅GeOI MOSFET的结构优化
    4.1 TCAD仿真软件理论基础
    4.2 模型选取及模型参数的设定
    4.3 器件结构参数对电特性的影响
    4.4 本章小结
5 表面处理对Ge MOS器件界面和电特性的影响
    5.1 样品制备流程
    5.2 电特性参数提取方法
    5.3 不同表面处理Ge MOS器件的电特性
    5.4 本章小结
6 总结及展望
    6.1 总结
    6.2 展望
致谢
参考文献
附录 作者在攻读硕士期间发表的论文



本文编号：2904430