电-热-力场作用下微互连中微观组织演化及其对可靠性影响的相场模拟研究

发布时间：2020-12-09 16:29

　　随着集成电路封装和集成技术的高速发展,微互连焊点尺寸和间距持续减小。目前应用于三维封装和集成中的微互连焊点和Cu填充硅通孔（TSV）结构的尺寸通常为微米级,微焊点和Cu填充TSV这两种微互连结构中的微观组织演化及其不均匀性对其在电-热-力场下服役时的宏观性能和可靠性影响更为显著。本文工作主要采用相场法从“宏观物理场作用–微观组织演化–宏观性能和可靠性影响”的角度研究了上述两种微互连结构中的微观组织演化及其对可靠性的影响。首先,采用晶体相场法研究了微互连焊点中柯肯达尔（Kirkendall）空洞的形核及生长规律,随后用相场法分别研究了电场和温度梯度作用下焊点中微空洞的演化规律,并探讨了多个微空洞在电场作用下的迁移粗化规律及其对微焊点所承载电压及开路失效的影响;创建了用于研究电场作用下金属材料中晶界迁移和晶粒生长演化的相场模型,并研究了微互连焊点中的β-Sn晶界迁移和晶粒择优生长规律;研究了电场作用下BGA结构Cu/Sn-58Bi/Cu微互连焊点中的微观组织演化、宏观电学和力学性能的变化及微-宏观内在交互作用机制;研究了温度梯度作用下近线型Cu/Sn-58Bi/Cu微互连焊点中的微观组织演... 

【文章来源】：华南理工大学广东省 211工程院校 985工程院校 教育部直属院校

【文章页数】：231 页

【学位级别】：博士

【部分图文】：

电子封装的层次结构

3图 1-2 一级封装中三种主要互连方法及工艺过程[22]Fig. 1-2 Three principle methods for chip bonding at the first level package[22]层次的封装尺寸从板级、封装级到芯片级逐级减小，且各级封装中微相差悬殊，因此属于典型的跨尺寸装配。对于不同级别的封装，一般术进行互连。目前，在一级封装过程中，如图 1-2 所示[22]，主要存在

和封装技术的要求也越来越高。图 1-3 为过去几十年来封装形式的发展示意图[23]，从双列直插式封装（Dual In-linePackages，DIP）到三维封装技术一直以来持续推动着微电子器件向微型化、集成化、高性能化和多功能化的方向发展。封装的三维集成使得电子元件通过各种材料在垂直方向堆叠互连，该技术的出现可以有效地克服平面集成电路应用中遇到的一些技术和经济瓶颈，也为半导体行业开辟了一个新的维度，并且以更低的成本维持摩尔定律的继续推进。近年来，基于先进三维封装技术的各种实际产品也有很多。如 iPhone 6 Plus 使用的A9 处理器是基于三维叠层封装（Package on Package, PoP）技术进行集成的，如图 1-4所示[24]，Elpida 生产的第四代低功耗内存芯片（Low Power Double Data Rate Type-4，LPDDR4）通过引线键合方式互连在处理器上；AMD 于 2015 年推出的首个基于 TSV 和微凸点焊点实现堆叠互连的高带宽存储器（High Bandwidth Memory，HBM）产品 AMDRadeon Fury 显卡，如图 1-5 所示[25]。三维封装从基础理论到高效产品的转化也正预示着三维封装在微电子技术领域的光明前景。


本文编号：2907150