用于射频系统的10 MS/s 10位SARA/D转换器

发布时间：2020-12-10 21:57

　　设计了一种用于射频系统的低功耗、中速中精度差分输入逐次逼近型(SAR)A/D转换器。采样完成后采用下极板对接的逻辑算法,10位SAR A/D转换器只需9位DAC即可满足其精度要求。DAC阵列采用分段电容结构,节省了芯片面积。比较器采用前置运算放大器加锁存器的结构,达到了同时兼顾速度和精度的要求。该A/D转换器芯片采用GSMC 0.13μm 1P7M CMOS工艺制造,其核心电路尺寸为500μm×360μm,采用1.2V的单电源供电。测试结果表明,当采样频率为10MS/s,输入信号频率为2MHz时,该SAR A/D转换器达到8.45位的有效精度,总功耗为2.17mW;当采样频率为5MS/s,输入信号频率为1MHz时,该SAR A/D转换器达到8.75位的有效精度,总功耗为2.07mW。 

【文章来源】：微电子学. 2017年03期 第293-297页 北大核心

【文章页数】：5 页

【部分图文】：

图６比较器单元结构框图比较器单元的工作过程分为复位和比较两个阶

ｓ软件设计综合，采用Ｃａｄｅｎｃｅ软件布局布线。３仿真与测试结果基于ＧＳＭＣ０．１３μｍ１Ｐ７Ｍ标准ＣＭＯＳ工艺，设计的ＳＡＲＡ／Ｄ转换器版图如图７所示。按照模拟电路与数字电路分开原则，将逻辑电路、开关、电容ＤＡＣ和比较器按顺序依次摆放，以减小数字部分的干扰。将对环境敏感的比较器前置运算放大器放在了保护环内，有效地减小了外界干扰。芯片的核心电路尺寸为５００μｍ×３６０μｍ，芯片照片如图８所示。图７ＳＡＲＡ／Ｄ转换器版图图８ＳＡＲＡ／Ｄ转换器芯片照片使用ＣａｄｅｎｃｅＳｐｅｃｔｒｅ软件对整个ＳＡＲＡ／Ｄ转换器进行了仿真。输入一个频率为１．１０８４ＭＨｚ，幅度为２４９ｍＶ的正弦波信号。输入一个周期为１６．６６ｎｓ的正弦波，由内部电路驱动为高频方波信号，作为ＳＡＲＡ／Ｄ转换器的时钟。ＳＡＲＡ／Ｄ转换器的前仿真结果如表１所示。仿真条件为：ＶＤＤ为１．２Ｖ，Ｔ为２７℃，ｆｉｎ为１．１０８４ＭＨｚ，ｆｓ为５ＭＳ／ｓ。表１ＳＡＲＡ／Ｄ转换器前仿真结果参数数值ＳＩＮＡＤ／ｄＢ６１．４６ＥＮＯＢ／ｂｉｔ９．８９ＳＦＤＲ／ｄＢ７６．３２ＤＮＬ／ＬＳＢ＋０．２５／－０．２５ＩＮＬ／ＬＳＢ＋０．１４／－０．１５ＰＡＬＬ／ｍＷ２．０７输入一个频率为１．１０８４ＭＨｚ，幅度为２４９ｍＶ的正弦波信号，对该Ａ／Ｄ转换器的后仿真输出采样１０２４点，使用Ｍａｔｌａｂ软件进行ＦＦＴ分析，得到的ＦＦＴ结果

ｅｎｃｅ软件布局布线。３仿真与测试结果基于ＧＳＭＣ０．１３μｍ１Ｐ７Ｍ标准ＣＭＯＳ工艺，设计的ＳＡＲＡ／Ｄ转换器版图如图７所示。按照模拟电路与数字电路分开原则，将逻辑电路、开关、电容ＤＡＣ和比较器按顺序依次摆放，以减小数字部分的干扰。将对环境敏感的比较器前置运算放大器放在了保护环内，有效地减小了外界干扰。芯片的核心电路尺寸为５００μｍ×３６０μｍ，芯片照片如图８所示。图７ＳＡＲＡ／Ｄ转换器版图图８ＳＡＲＡ／Ｄ转换器芯片照片使用ＣａｄｅｎｃｅＳｐｅｃｔｒｅ软件对整个ＳＡＲＡ／Ｄ转换器进行了仿真。输入一个频率为１．１０８４ＭＨｚ，幅度为２４９ｍＶ的正弦波信号。输入一个周期为１６．６６ｎｓ的正弦波，由内部电路驱动为高频方波信号，作为ＳＡＲＡ／Ｄ转换器的时钟。ＳＡＲＡ／Ｄ转换器的前仿真结果如表１所示。仿真条件为：ＶＤＤ为１．２Ｖ，Ｔ为２７℃，ｆｉｎ为１．１０８４ＭＨｚ，ｆｓ为５ＭＳ／ｓ。表１ＳＡＲＡ／Ｄ转换器前仿真结果参数数值ＳＩＮＡＤ／ｄＢ６１．４６ＥＮＯＢ／ｂｉｔ９．８９ＳＦＤＲ／ｄＢ７６．３２ＤＮＬ／ＬＳＢ＋０．２５／－０．２５ＩＮＬ／ＬＳＢ＋０．１４／－０．１５ＰＡＬＬ／ｍＷ２．０７输入一个频率为１．１０８４ＭＨｚ，幅度为２４９ｍＶ的正弦波信号，对该Ａ／Ｄ转换器的后仿真输出采样１０２４点，使用Ｍａｔｌａｂ软件进行ＦＦＴ分析，得到的ＦＦＴ结果如图９所示。图９后仿真结

【参考文献】：
期刊论文
[1]一种2.5V1-MS/s 12位逐次逼近A/D转换器[J]. 孙彤,李冬梅.  微电子学. 2007(05)
[2]逐次逼近A/D转换器综述[J]. 孙彤,李冬梅.  微电子学. 2007(04)

硕士论文
[1]植入式高能效SAR ADC的研究与设计[D]. 赵达勤.华南理工大学 2013



本文编号：2909342