超低介电常数有机硅氧烷薄膜的制备及性能研究

发布时间：2020-12-12 16:58

　　随着集成电路（IC）器件特征尺寸缩小到10 nm及以下,集成电路互连材料的制备和性能退化成为影响其发展的瓶颈。采用超低k电介质（ULK）材料和新型集成方法的新型互连方案成为了最新的研究热点。目前低k材料集成的主要障碍是较低的机械和导热性能。因多孔有机硅酸盐玻璃（p-OSG）的强度和刚度受内部分子结构和网络连接性的控制而发生变化,成为最成功的候选材料之一。基于此,本项目致力于研究改善超低k（k≤2.2）电介质的机械性能。论文取得的主要成果如下:1.采用溶胶-凝胶技术和旋涂工艺成功制备出具有末端（Si-CH3）和桥连烷基（-CH2-CH2-）的两类多孔SiOCH膜。与PECVD工艺膜相比,所制备的薄膜在相同的化学组成和孔隙率情况下,所有low-k膜均具有更优异的机械性能,并且随着SiOCH膜中的桥接键浓度增加,杨氏模量也随之增加,均在4GPa（低介电常数材料的力学性能要求）以上。在Si原子之间具有桥连烷基的SiOCH膜更易形成不均匀的内部孔隙孔结构（即墨瓶状孔）,而具有末端烷基的SiOCH膜则形成圆柱形孔。2.对致孔剂Brij30的浓度、BTMSE/MTMS比和退火环境对桥连烷基的SiOC... 

【文章来源】：北方工业大学北京市

【文章页数】：64 页

【学位级别】：硕士

【部分图文】：

图１－１?（左）６４位高性能微处理器芯片的横截面，采用ＩＢＭ的９０?ｎｍ服务器级ＣＭＯＳ技术和??Ｃｕ／ｌｏｗ－ｋ布线［２］

！〇．Ｌｌ￣?Ｔｕｎｇｓｔｅｎ?ＣｏｎｔａＪ＇Ａ．????Ｊ．Ｖ．．Ｊ，．．；．?■…，Ａ．．ｖ，．．，ｒ?广Ｉ??６４位高性能微处理器芯片的横截面，采用ＩＢＭ的９０?ｎｍ服务器级ＣＭＯＳｋ布线［２］。（右）ＣＭＯＳ芯片的原理图结构，显示线路前端和后端部分Ｗ??重叠层组成，这些层通常可分为两部分。图１－１显示了采用ＩＣＭＯＳ技术构建的微处理器芯片的横截面，第一部分称ＦＥＯＬ包含晶体管，电容器和电阻等电子元件。芯片的第二），包含用于电信号传输的互连结构，互连结构由导线和绝路发展的主要瓶颈－ＲＣ延迟??收缩导致操作速度和芯片密度增加，同时应用于ＢＥＯＬ中小，结构变得越来越复杂Ｗ，也因此芯片内信号传播的延迟整体性能的新兴问题。在先进的互连技术中，电阻－电容（Ｒ和串扰噪声正成为１Ｃ特征尺寸不断缩小的主要障碍。??，ｙ?，??ｔｏｓ??

该频率依赖性反映了材料的极化对所施电场不立即响应的事实。偶极子的形成是??交变电场中电子极化（电子位移）、畸变极化（离子位移）或取向极化（分子位??移）的结果。如图１－４所示，这些极化现象具有频率依赖性。由于微电子器件主??要在高于１０９Ｈｚ的频率下工作，因此所有极化机制都有利于介电常数缩放。??Ｔ???Ｉ?Ｏｒｉｅｏｔａｔｉｏｒ．??Ｃ?Ｖ?ｐｏｂｃｉｚ＾ｉｏｎ??１?ｔ?＼??ｓ?Ｉ?Ｔ??ｏ?一?＊???????ｙ????＇Ｂ?Ｓ?ｙ＾／?ｊ?：?Ｄｉｓｗｍｏｏ??ｇ?一?＾?Ｊ?ｊ?｜）〇？ａｎｚａｕ〇？ｉ??＾?＾?ｆ??ｆ?；?Ｅｌｅｃｔｒｏｎｉｃ??？?ｐｏｂｏｉＺＡｔｊｏｎ??ｉ?－?：?１???????．?一十?Ｔ——？??？?ｒ?１炉?ｉｃ１２?１６１５??ｃ?？＊．?ｆｒｅｑｕｅｎｃｙ（Ｈｒ）??糕八八Ａ?．??＂＇Ｂ?ｉｏ＊?ｉｏ１Ｊ?ｉ〇？??ｆｒｅｑｕｅｎｃｙ（Ｈ２）??图１－４在不同频率范围内的介电常数频谱Ｗ。??１．２．２低ｋ电介质的衍变??采用两种方法来降低互连电介质的ｋ值：通过引入低极性化学键（如Ｃ－Ｃ、??Ｃ－Ｈ、５１－０１３等）降低极化率，并通过产生孔隙率来降低密度。研宂者可以组合??４??


本文编号：2912949