一种无线便携心电监测系统的双斜坡ADC的设计
发布时间：2020-12-14 13:05
本文提出了一种可以应用于低频低幅值生物电信号采集的片上集成的全差分双斜坡积分ADC,使用两个反积分参考电压扩大测量范围.为了降低失调影响使用了输入失调存储的自动调零技术,从降低功耗角度,使用了动态比较器,并通过控制动态比较器的工作时钟,让其具有休眠模式和较短时间的工作模式,更大程度地降低功耗.本文的12 bit积分型ADC由0.35μm工艺设计实现,在2 V供电、6 MHz时钟下,采样率为689.3 S/s,功耗为12μW,使用Cadence Virtuoso仿真得到其有效位数为11.8 bit.
【文章来源】：微电子学与计算机. 2020年04期 北大核心
【文章页数】：6 页
【部分图文】：
采样保持电路的性能仿真
本文的全差分电阻电容积分式积分器结合了AZ技术,其结构如图6所示.在ADC工作的自动调零阶段,开关Saz导通,运放进入单位增益负反馈模式,调零电容一端接到固定电平,一端和积分器运放的输入输出相连,运放的输入失调电压被存储在电容Caz上.进入积分阶段,开关Saz断开,运放处于放大工作模式,存储的电压不会改变,参与到积分过程,失调电压因为运放的高增益而被衰减,从而有效降低影响.由积分型ADC的特点,积分器运放的轨电压将限制积分器的输出,在高分辨率下,正积分时长将成幂指数增长,长时间输入下,积分器输出可能会被限制到一个最大值而不会改变,为了防止这种输出不变的饱和情况的发生,需要合理选择积分电阻电容的大小.极限情况下保证最大输入Vinmax情况下不会饱和,得到一个电阻电容乘积RC值.RC值固定,电容C取大,将会消耗更多面积,不利于片上集成,因此需要电阻电容值的折衷.
传统积分型ADC中使用静态比较器,是高增益运放的开环应用与锁存器的结合,虽然技术成熟,但存在着功耗大、速度慢等缺点,并不适合这种无线供电低功耗应用场景.另外,传统静态比较器的相应曲线本质上与运放的相似,是一个负指数函数[4],对于低幅值的信号,会存在着响应时间过长甚至放大不够的情况.本文选择动态比较器,在一个时钟周期内只有一半周期在进行比较,以降低功耗,其具体结构如图7.在正反馈锁存比较器前增加一级前置放大器,用于提升比较速度并减少动态比较器存在的回踢噪声影响,同时,为了进一步降低功耗,前置放大器同样采用时钟控制.虽然动态比较器本身就能相对降低功耗,但是对于这种低速的积分型ADC,一次转换周期相对较长,如果比较器时钟一直维持,仍然会消耗较大的功耗.本文中由数字部分产生的使能信号控制辅助比较器的时钟clk_c,在采样保持输出稳定后打开,之后在较短但足够的时间后置为零,从而使辅助比较器进入休眠模式,而其结果仍然锁存得到保持.工作阶段,先是固定时长的正积分,int_sat为高电平,此时主比较器的时钟clk_mc仍保持低电平,主比较器不工作.当正积分计数达到预定值后,int_sat变为低电平,clk_mc开始跟随主时钟clk,主比较器开始工作,当反积分结束后,控制信号再次将clk_mc置为低电平(对于不同大小的输入信号,clk_mc的有效时长随之变动).在一个转换周期内,主比较器的工作阶段最多为一半也就是4 096cycles(和正积分固定时长相同),从而很大程度降低了功耗.比较器时钟的控制时序如图8,第三个信号为int_sat,后两者为clk_c和clk_mc(展示了当输入最大时的情况).同时,在正积分阶段几乎不会有时钟带来的回踢从而最大程度减少回踢噪声对积分器输出的影响,保证了对输入电压积分的正确性.
【参考文献】：
期刊论文
[1]一种全集成交替型双积分ADC的设计[J]. 程天元,吴春东,王国兴. 微电子学与计算机. 2018(10)
本文编号：2916455
【文章来源】：微电子学与计算机. 2020年04期 北大核心
【文章页数】：6 页
【部分图文】：
采样保持电路的性能仿真
本文的全差分电阻电容积分式积分器结合了AZ技术,其结构如图6所示.在ADC工作的自动调零阶段,开关Saz导通,运放进入单位增益负反馈模式,调零电容一端接到固定电平,一端和积分器运放的输入输出相连,运放的输入失调电压被存储在电容Caz上.进入积分阶段,开关Saz断开,运放处于放大工作模式,存储的电压不会改变,参与到积分过程,失调电压因为运放的高增益而被衰减,从而有效降低影响.由积分型ADC的特点,积分器运放的轨电压将限制积分器的输出,在高分辨率下,正积分时长将成幂指数增长,长时间输入下,积分器输出可能会被限制到一个最大值而不会改变,为了防止这种输出不变的饱和情况的发生,需要合理选择积分电阻电容的大小.极限情况下保证最大输入Vinmax情况下不会饱和,得到一个电阻电容乘积RC值.RC值固定,电容C取大,将会消耗更多面积,不利于片上集成,因此需要电阻电容值的折衷.
传统积分型ADC中使用静态比较器,是高增益运放的开环应用与锁存器的结合,虽然技术成熟,但存在着功耗大、速度慢等缺点,并不适合这种无线供电低功耗应用场景.另外,传统静态比较器的相应曲线本质上与运放的相似,是一个负指数函数[4],对于低幅值的信号,会存在着响应时间过长甚至放大不够的情况.本文选择动态比较器,在一个时钟周期内只有一半周期在进行比较,以降低功耗,其具体结构如图7.在正反馈锁存比较器前增加一级前置放大器,用于提升比较速度并减少动态比较器存在的回踢噪声影响,同时,为了进一步降低功耗,前置放大器同样采用时钟控制.虽然动态比较器本身就能相对降低功耗,但是对于这种低速的积分型ADC,一次转换周期相对较长,如果比较器时钟一直维持,仍然会消耗较大的功耗.本文中由数字部分产生的使能信号控制辅助比较器的时钟clk_c,在采样保持输出稳定后打开,之后在较短但足够的时间后置为零,从而使辅助比较器进入休眠模式,而其结果仍然锁存得到保持.工作阶段,先是固定时长的正积分,int_sat为高电平,此时主比较器的时钟clk_mc仍保持低电平,主比较器不工作.当正积分计数达到预定值后,int_sat变为低电平,clk_mc开始跟随主时钟clk,主比较器开始工作,当反积分结束后,控制信号再次将clk_mc置为低电平(对于不同大小的输入信号,clk_mc的有效时长随之变动).在一个转换周期内,主比较器的工作阶段最多为一半也就是4 096cycles(和正积分固定时长相同),从而很大程度降低了功耗.比较器时钟的控制时序如图8,第三个信号为int_sat,后两者为clk_c和clk_mc(展示了当输入最大时的情况).同时,在正积分阶段几乎不会有时钟带来的回踢从而最大程度减少回踢噪声对积分器输出的影响,保证了对输入电压积分的正确性.
【参考文献】：
期刊论文
[1]一种全集成交替型双积分ADC的设计[J]. 程天元,吴春东,王国兴. 微电子学与计算机. 2018(10)
本文编号：2916455
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2916455.html
