基于FPGA的交换机芯片配置器设计

发布时间：2020-12-18 10:53

　　高速组合导航信息处理机采用了高速串行RapidIO总线来连接系统中的各功能模块,进行模块间的数据传输。为满足处理机内多点之间互联互通的需求,系统增加了一块SRIO交换板,交换板上CPS1848交换芯片的路由配置成为了研究的关键问题。为解决上述问题,通过分析CPS1848交换芯片的技术特点,提出了一种基于FPGA的交换机芯片配置器技术方案。详细描述了以时序控制模块为核心的由八个模块组成的配置器的组成结构和功能,并采用FPGA集成开发工具ISE对配置器进行了设计与实现。经过仿真验证,结果表明,配置器可通过I~2C总线完成对CPS1848芯片的初始化路由配置,实现系统RapidIO数据包的路由交互传输。 

【文章来源】：计算机仿真. 2020年02期 北大核心

【文章页数】：6 页

【部分图文】：

高速综合信息处理机的系统结构图

美国IDT公司生产的CPS1848芯片是一个低延迟,拥有4个象限,18个端口,48个SRIO通道,支持240Gbps持续峰值吞吐量的第二代Serial-RapidIO交换芯片。CPS1848提供多种SRIO总线宽度和通道数配置方式,SRIO端口可配置为1Χ、2Χ、4Χ多种宽度,但并非所有的SRIO端口均可配置为任意宽度,需根据其芯片手册中提供的配置表来进行配置。CPS1848的结构框图如图2。芯片上的外部引脚QCFG[7∶0]可用于进行CPS1848的端口配置。QCFG[1∶0]配置象限0中的端口,QCFG[3∶2]配置象限1中的端口,QCFG[5∶4]配置象限2中的端口,QCFG[7∶6]配置象限3中的端口。本文设置CPS1848芯片外部引脚QCFG[7∶0]=00001111,芯片各端口不同宽度的SRIO通道与信息处理机内相应的各功能模块进行连接。

向CPS1848芯片写入一次有效数据的流程图

【参考文献】：
期刊论文
[1]基于RapidIO的机载嵌入式系统通信设计与实现[J]. 戴小氐,王婷.  电光与控制. 2017(12)
[2]基于可编程逻辑的I~2C总线控制器设计及应用[J]. 王炳文,段小虎,张婷婷.  工业控制计算机. 2017(05)
[3]基于RapidIO总线的VPX标准存储板设计[J]. 刘旭东,陈晨.  电子设计工程. 2017(09)
[4]基于SRIO交换的雷达通用数字信号处理模块设计[J]. 任成喜,徐定良,梁慧.  现代雷达. 2017(03)

硕士论文
[1]高速串行总线的控制与应用[D]. 张海军.西安电子科技大学 2015
[2]雷达信号处理中的高速串行接口互连设计[D]. 陈杰.西安电子科技大学 2014



本文编号：2923876