基于gm/ID的低功耗电路设计研究

发布时间：2020-12-25 15:44

　　与以往射频收发芯片常用的双极工艺、GaAs工艺相比,CMOS工艺不仅具有相对较低的价格和功耗,而且便于集成,所以在模拟和数字电路设计时CMOS工艺的应用更加广泛。但是随着CMOS工艺的进步,MOS晶体管的沟道长度不断减小,器件特征频率不断提高,会导致在电路设计时出现某些对电路性能产生影响的非理想寄生效应,如衬底损耗效应、温度效应、泄漏电流、噪声以及失配,从而影响整个无线系统的设计[1]。所以在电路设计时应该着重考虑各种参数之间的折中与优化以便实现符合要求的电路模块。随着时代的发展,人们对手机、相机及可穿戴设备等无线通信设备的小型化、低功耗、低成本要求越来越高,因此研究如何提高射频模块和低频放大器的性能具有十分重要的意义。论文首先简要介绍了模拟和数字电路设计常用的方法以及所应用的EDA工具。与数字电路设计相比,模拟电路要在设计过程中对各种不同的约束条件及表征电路性能的参数进行正确的折中与优化[2]。其次介绍了有源以及无源器件的参数及尺寸对电路性能以及版图造成的影响。所以为了更好地适应现代低电压低功耗射频模拟电路的设计趋势,本文提出了利用gm/ID的设计方法进行电路设计时所必要的折中与优化... 

【文章来源】：杭州电子科技大学浙江省

【文章页数】：82 页

【学位级别】：硕士

【部分图文】：

不同层面的电路设计

杭州电子科技大学硕士学位论文体管级设计电路我们均是首先将晶体管利用几种理想的电气元件进行表终的小信号电路，这样就可以用电路分析以及信号与系统涉及到的基本公图 2.2 表示了最基本的 MOSFET 的小信号模型。我们可以从图中看出，基本设计参数的传统电路设计方法和 /mDg I 均是从定性的角度给予电路设 晶体管的偏置点的基本信息，可以有效地运用于图 2.1 中的电路级的设设计过程中。但是利用小信号等效电路进行表征并不能完全准确地表征 M际性能，会在设计初始带来一定的误差，影响设计结果[24]。

图 2.3 两种设计方法的比较计性能折中——MOS 晶体管工作面的介绍 MOS 场效应管来说，可以根据工作区域的不同，对漏极电流行选择，以达到所设计的电路性能的折中和优化。但在射频不仅仅是针对单个晶体管的选择，所以对于单个 MOS 管或者来说，比如差分对和电流镜，我们也可以通过他们之间的依赖数和沟道长度进行选择以便达到性能折中[1]。

【参考文献】：
期刊论文
[1]CMOS射频集成电路的现状与进展[J]. 王志华,吴恩德.  电子学报. 2001(02)



本文编号：2937946