维护周期对8英寸薄层Si外延片性能的影响
发布时间:2020-12-28 09:46
研究了采用某款单片外延设备批量生长8英寸(1英寸=2.54 cm)薄层Si外延片时芯片性能参数的变化。研究发现随着设备预防性维护(PM)后使用天数的增加,外延层厚度不均匀性变化很小,电阻率不均匀性逐渐增大,边缘过渡区逐渐加长,注入反应腔室的掺杂量必须不断减少才能保持外延层电阻率稳定。通过研究PM后不同天数外延片制备肖特基势垒二极管(SBD)的击穿电压发现,外延片不同区域制备的SBD击穿电压差随PM后天数的增加而增加。通过增加外延片边缘厚度,提高了PM后期外延片边缘区域制备SBD的击穿电压,击穿电压最大值与最小值之差从4.34 V减小到2.88 V,满足客户使用要求。
【文章来源】:半导体技术. 2020年11期 北大核心
【文章页数】:7 页
【部分图文】:
PM后不同天数注入腔室掺杂量与外延层
图2为PM后第1天、第15天和第30天制备外延片中心区域和距外延片边缘10 mm区域的SRP变化,图中h为探针距表面深度。对比发现,PM后不同天数的外延片中心区域SRP基本一致,边缘10 mm区域SRP差异较大。受自掺效应影响,边缘10 mm区域衬底向外延的过渡区长度随PM后天数的增加而增长,PM后第15天过渡区长度较第1天的长0.35 μm,PM后第30天过渡区长度较第1天的长0.6 μm。与外延层电阻率趋势随PM后天数变化的原因相同,随着PM后天数的增加,外延片边缘区域受基座自掺杂影响相对较大,中心区域受基座自掺杂影响很小,因此外延片边缘区域过渡区长度随PM后天数的增加而增大,而中心区域过渡区长度与PM后天数无关。
取设备PM后不同天数外延片制成的SBD,测试外延片不同区域制备SBD的击穿电压差ΔVbr(击穿电压最大值与最小值之差),如图3所示。由图可知,随着设备PM后天数的增加,ΔVbr逐渐增大。t≤15 d时,ΔVbr<2.5 V;15 d<t≤30 d时,ΔVbr为1.6~3.6 V;t>30 d时,ΔVbr≥3 V。为了确认击穿电压差随PM后天数逐渐增加的根本原因,进一步分析PM后不同天数外延片不同区域制备SBD的击穿电压(Vbr)分布,如图4所示,图中L1和L2分别为平行和垂直于Si片参考面方向的长度。PM后第1天,击穿电压最小值为54.31 V,最大值为55.8 V,ΔVbr为1.49 V;PM后第15天,击穿电压最小值为52 V,最大值为54.77 V,ΔVbr为2.77 V;PM后第30天,击穿电压最小值为51.69 V,最大值为55.87 V,ΔVbr为4.18 V。外延片不同区域制备的SBD击穿电压差随PM后天数变大的原因是边缘区域击穿电压低,这与外延片的边缘电阻率偏低、边缘过渡区长有关。
【参考文献】:
期刊论文
[1]重掺As衬底上超高阻薄层硅外延片的制备[J]. 薛宏伟,米姣,袁肇耿,王刚,张志勤. 半导体技术. 2020(03)
[2]低功耗肖特基整流器件用200 mm高均匀性硅外延层生长工艺[J]. 李明达,李普生,薛兵. 科学技术与工程. 2018(36)
[3]200 mm硅外延片厚度和电阻率均匀性工艺调控[J]. 李明达. 半导体技术. 2018(12)
[4]8英寸薄层硅外延片的均匀性控制方法[J]. 张志勤,袁肇耿,薛宏伟. 半导体技术. 2017(07)
[5]用于高压快恢复二极管的200mm硅外延材料的生长[J]. 张志勤,吴会旺,袁肇耿,赵丽霞. 半导体技术. 2017(02)
[6]瞬态电压抑制器的减压外延工艺研究[J]. 王海红. 电子技术. 2013(12)
[7]200mm高阻厚层Si外延技术研究[J]. 袁肇耿,魏毓峰. 半导体技术. 2008(05)
本文编号:2943541
【文章来源】:半导体技术. 2020年11期 北大核心
【文章页数】:7 页
【部分图文】:
PM后不同天数注入腔室掺杂量与外延层
图2为PM后第1天、第15天和第30天制备外延片中心区域和距外延片边缘10 mm区域的SRP变化,图中h为探针距表面深度。对比发现,PM后不同天数的外延片中心区域SRP基本一致,边缘10 mm区域SRP差异较大。受自掺效应影响,边缘10 mm区域衬底向外延的过渡区长度随PM后天数的增加而增长,PM后第15天过渡区长度较第1天的长0.35 μm,PM后第30天过渡区长度较第1天的长0.6 μm。与外延层电阻率趋势随PM后天数变化的原因相同,随着PM后天数的增加,外延片边缘区域受基座自掺杂影响相对较大,中心区域受基座自掺杂影响很小,因此外延片边缘区域过渡区长度随PM后天数的增加而增大,而中心区域过渡区长度与PM后天数无关。
取设备PM后不同天数外延片制成的SBD,测试外延片不同区域制备SBD的击穿电压差ΔVbr(击穿电压最大值与最小值之差),如图3所示。由图可知,随着设备PM后天数的增加,ΔVbr逐渐增大。t≤15 d时,ΔVbr<2.5 V;15 d<t≤30 d时,ΔVbr为1.6~3.6 V;t>30 d时,ΔVbr≥3 V。为了确认击穿电压差随PM后天数逐渐增加的根本原因,进一步分析PM后不同天数外延片不同区域制备SBD的击穿电压(Vbr)分布,如图4所示,图中L1和L2分别为平行和垂直于Si片参考面方向的长度。PM后第1天,击穿电压最小值为54.31 V,最大值为55.8 V,ΔVbr为1.49 V;PM后第15天,击穿电压最小值为52 V,最大值为54.77 V,ΔVbr为2.77 V;PM后第30天,击穿电压最小值为51.69 V,最大值为55.87 V,ΔVbr为4.18 V。外延片不同区域制备的SBD击穿电压差随PM后天数变大的原因是边缘区域击穿电压低,这与外延片的边缘电阻率偏低、边缘过渡区长有关。
【参考文献】:
期刊论文
[1]重掺As衬底上超高阻薄层硅外延片的制备[J]. 薛宏伟,米姣,袁肇耿,王刚,张志勤. 半导体技术. 2020(03)
[2]低功耗肖特基整流器件用200 mm高均匀性硅外延层生长工艺[J]. 李明达,李普生,薛兵. 科学技术与工程. 2018(36)
[3]200 mm硅外延片厚度和电阻率均匀性工艺调控[J]. 李明达. 半导体技术. 2018(12)
[4]8英寸薄层硅外延片的均匀性控制方法[J]. 张志勤,袁肇耿,薛宏伟. 半导体技术. 2017(07)
[5]用于高压快恢复二极管的200mm硅外延材料的生长[J]. 张志勤,吴会旺,袁肇耿,赵丽霞. 半导体技术. 2017(02)
[6]瞬态电压抑制器的减压外延工艺研究[J]. 王海红. 电子技术. 2013(12)
[7]200mm高阻厚层Si外延技术研究[J]. 袁肇耿,魏毓峰. 半导体技术. 2008(05)
本文编号:2943541
本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2943541.html