用于超高速时间交织A/D转换器的时钟电路设计
发布时间：2021-01-03 19:53
随着信息技术的快速发展,大量军民产品对模数转换器的速度要求越来越高,对超高速模数转换器的需求越来越迫切,实现超高速的通用方法是采用时间交织技术。模数转换器包括采样保持、量化、编码、输出等电路,这些电路模块在时钟信号的控制下有序的工作,从而完成信号的转化,时钟电路的性能直接影响模数转换器的性能。因此,本文以超高速模数转换器为背景,重点对应用于超高速时间交织A/D转换器的时钟电路进行研究和设计。超高速模数转换器中,输入时钟信号通常为正弦信号。输入时钟信号需经低噪放大器后转换为方波信号,转换输出的时钟信号占空比不能精确到50%,且存在大的时钟抖动,因此,本文设计一种基于全差分积分器的时钟稳定电路来调整时钟占空比并抑制输出时钟抖动。时间交织A/D转换器中,通道间采样时刻的不匹配会引起杂散信号,从而降低时间交织A/D转换器的整体性能。本文提出了两种校准采样时刻误差的方式:一是通过主采样时钟控制产生无相位偏差的采样时钟信号,为了校准主采样时钟相位误差同时降低主采样时钟抖动,设计了主采样时钟相位自校准电路。另一种是通过SPI手动校准,电路设计中使用了4个完全相同的8位电流舵D/A转换器,每个D/A转...
【文章来源】：重庆大学重庆市 211工程院校 985工程院校 教育部直属院校
【文章页数】：79 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
1 绪论
1.1 课题背景
1.1.1 选题背景
1.1.2 超高速A/D转换器的研究现状及发展趋势
1.1.3 超高速A/D转换器时钟电路研究现状
1.2 研究目标及意义
1.3 论文内容与结构
2 时间交织A/D转换器的概述
2.1 时间交织A/D转换器的工作原理
2.2 时间交织A/D转换器的失配分析
2.2.1 失调失配的影响
2.2.2 增益失配的影响
2.2.3 采样时刻失配的影响
2.2.4 不同失配条件下信噪比与输入频率的关系
2.3 本章小结
3 时间交织A/D转换器中的时钟信号
3.1 A/D转换器中的时钟信号
3.1.1 时钟抖动
3.1.2 时钟抖动对A/D转换器性能的影响
3.2 低抖动、高性能时钟信号产生电路
3.2.1 基于延迟锁相环技术的时钟稳定电路
3.2.2 基于连续时间积分器的时钟稳定电路
3.2.3 基于脉宽控制环路的时钟稳定电路
3.3 通道间采样时钟相位校准电路
3.4 本章小结
4 时间交织A/D转换器时钟电路的设计
4.1 时钟电路的结构
4.2 时钟稳定电路的设计
4.2.1 时钟稳定电路的结构
4.2.2 时钟缓冲器
4.2.3 占空比检测电路
4.2.4 占空比调整电路
4.2.5 带隙基准源
4.2.6 时钟稳定电路的仿真
4.3 采样时钟相位自校准电路的设计
4.3.1 主采样时钟相位自校准电路的结构
4.3.2 比较器锁存器
4.3.3 灵敏放大器
4.3.4 主采样时钟相位自校准电路的仿真
4.3.5 多相时钟产生电路
4.3.6 四通道采样时钟生成电路
4.4 采样时钟相位手动校准电路的设计
4.4.1 采样时钟相位手动校准电路的结构
4.4.2 多相时钟产生电路
4.4.3 延迟级
4.4.4 D/A转换器
4.4.5 控制电压生成电路
4.4.6 差分采样时钟相位调整电路
4.4.7 基准电流源
4.4.8 采样时钟相位手动校准电路的仿真
4.5 本章总结
5 版图设计及后仿真
5.1 版图的概述
5.2 版图设计技术
5.2.1 版图设计规则
5.2.2 版图设计准则
5.3 版图验证
5.4 时钟电路后仿真
5.5 本章总结
6 总结与展望
6.1 总结
6.2 展望
致谢
参考文献
附录
【参考文献】：
期刊论文
[1]A clock generator for a high-speed high-resolution pipelined A/D converter[J]. 赵磊,杨银堂,朱樟明,刘帘羲. Journal of Semiconductors. 2013(02)
[2]基于0.18μm SiGe BiCMOS工艺的高速比较器分析与设计[J]. 陈天佐,吴玉平,陈岚. 微电子学与计算机. 2012(07)
[3]一种基于差动放大器的超高速脉宽调整电路[J]. 朱璨,徐鸣远,沈晓峰,冯雯雯. 微电子学. 2010(02)
[4]一种1.8 V低功耗2 GHz预分频电路的设计[J]. 马绍宇,韩雁. 电子器件. 2008(03)
博士论文
[1]折叠内插模数转换器的高精度设计研究与实现[D]. 李晓娟.西安电子科技大学 2012
[2]多通道时间交织模数转换器的校正与集成电路实现方法研究[D]. 叶凡.复旦大学 2010
硕士论文
[1]基于衬底驱动的CMOS带隙基准电压源的分析与设计[D]. 李沁莲.西南交通大学 2011
[2]时间交错模数转换器设计与校正研究[D]. 朱凯.复旦大学 2008
本文编号：2955392
【文章来源】：重庆大学重庆市 211工程院校 985工程院校 教育部直属院校
【文章页数】：79 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
1 绪论
1.1 课题背景
1.1.1 选题背景
1.1.2 超高速A/D转换器的研究现状及发展趋势
1.1.3 超高速A/D转换器时钟电路研究现状
1.2 研究目标及意义
1.3 论文内容与结构
2 时间交织A/D转换器的概述
2.1 时间交织A/D转换器的工作原理
2.2 时间交织A/D转换器的失配分析
2.2.1 失调失配的影响
2.2.2 增益失配的影响
2.2.3 采样时刻失配的影响
2.2.4 不同失配条件下信噪比与输入频率的关系
2.3 本章小结
3 时间交织A/D转换器中的时钟信号
3.1 A/D转换器中的时钟信号
3.1.1 时钟抖动
3.1.2 时钟抖动对A/D转换器性能的影响
3.2 低抖动、高性能时钟信号产生电路
3.2.1 基于延迟锁相环技术的时钟稳定电路
3.2.2 基于连续时间积分器的时钟稳定电路
3.2.3 基于脉宽控制环路的时钟稳定电路
3.3 通道间采样时钟相位校准电路
3.4 本章小结
4 时间交织A/D转换器时钟电路的设计
4.1 时钟电路的结构
4.2 时钟稳定电路的设计
4.2.1 时钟稳定电路的结构
4.2.2 时钟缓冲器
4.2.3 占空比检测电路
4.2.4 占空比调整电路
4.2.5 带隙基准源
4.2.6 时钟稳定电路的仿真
4.3 采样时钟相位自校准电路的设计
4.3.1 主采样时钟相位自校准电路的结构
4.3.2 比较器锁存器
4.3.3 灵敏放大器
4.3.4 主采样时钟相位自校准电路的仿真
4.3.5 多相时钟产生电路
4.3.6 四通道采样时钟生成电路
4.4 采样时钟相位手动校准电路的设计
4.4.1 采样时钟相位手动校准电路的结构
4.4.2 多相时钟产生电路
4.4.3 延迟级
4.4.4 D/A转换器
4.4.5 控制电压生成电路
4.4.6 差分采样时钟相位调整电路
4.4.7 基准电流源
4.4.8 采样时钟相位手动校准电路的仿真
4.5 本章总结
5 版图设计及后仿真
5.1 版图的概述
5.2 版图设计技术
5.2.1 版图设计规则
5.2.2 版图设计准则
5.3 版图验证
5.4 时钟电路后仿真
5.5 本章总结
6 总结与展望
6.1 总结
6.2 展望
致谢
参考文献
附录
【参考文献】：
期刊论文
[1]A clock generator for a high-speed high-resolution pipelined A/D converter[J]. 赵磊,杨银堂,朱樟明,刘帘羲. Journal of Semiconductors. 2013(02)
[2]基于0.18μm SiGe BiCMOS工艺的高速比较器分析与设计[J]. 陈天佐,吴玉平,陈岚. 微电子学与计算机. 2012(07)
[3]一种基于差动放大器的超高速脉宽调整电路[J]. 朱璨,徐鸣远,沈晓峰,冯雯雯. 微电子学. 2010(02)
[4]一种1.8 V低功耗2 GHz预分频电路的设计[J]. 马绍宇,韩雁. 电子器件. 2008(03)
博士论文
[1]折叠内插模数转换器的高精度设计研究与实现[D]. 李晓娟.西安电子科技大学 2012
[2]多通道时间交织模数转换器的校正与集成电路实现方法研究[D]. 叶凡.复旦大学 2010
硕士论文
[1]基于衬底驱动的CMOS带隙基准电压源的分析与设计[D]. 李沁莲.西南交通大学 2011
[2]时间交错模数转换器设计与校正研究[D]. 朱凯.复旦大学 2008
本文编号：2955392
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2955392.html
