低噪声锁相环频率合成器的研究与设计

发布时间：2021-01-03 22:25

　　在过去的几十年中,无线电市场的需求呈指数增长。为了迎合市场的需求规律,在新无线电标准下,必须降低无线设备的制造成本、提高电池使用寿命、降低无线电设备功耗。频率合成器是无线收发器中最重要的组件之一。随着射频（RF）技术的发展,低噪声、低功耗频率合成器是未来的发展趋势。锁相环是频率合成器的典型代表,本文设计并实现了一款低噪声锁相环。首先分析了锁相环的环路传输特性,环路稳定性及电路的性能。然后分析各个模块噪声对环路噪声的贡献。本文分别设计了两种类型的压控振荡器,一种是基于自偏置线性跨导技术的CMOS LC压控振荡器,采用NMOS和PMOS开关晶体管降低了功耗;消除了单端NMOS或PMOS的LC振荡器结构中所需要的RF扼流圈电感,大大降低了芯片面积;另一方面通过从MOS器件漏级到LC谐振回路的容性反馈提高振荡幅度和减少LC回路负载,并通过理论计算和仿真证明了其优越的相位噪声性能。该VCO采用65nm CMOS工艺测试,实现了包括调谐范围的品质因子（FOMT）196.5～199.5dBc/Hz。另外设计实现了一种差分结构的环形振荡器,该结构的压控振荡器由自偏置结构和对称负载的延迟单元组成,有效的... 

【文章来源】：南京邮电大学江苏省

【文章页数】：103 页

【学位级别】：硕士

【部分图文】：

SOC芯片的主要应用

图 2. 13 锁相环各个模块的传递函数波特图2.13 所示各个模块的传递函数波特图：参考时钟和分频器的噪声呈现低小，对输入噪声抑制能力越强，通常通过减小分频比或环路的带宽来相器和电荷泵的相位噪声也呈现低通特性，通常通过增加电荷泵的电是，当电荷泵的电流增加时，功耗和面积也将会变大。与参考时钟相路带宽来抑制整体性能要求，选择合适的带宽，对各个模块性能进行要的最佳性能。小结要介绍锁相环的基本原理，并简单讨论了锁相环每个模块的基本定义型，在线性模型的基础上分析锁相环每个模块的传递函数，并分析环的关系。

3. 11 VCO 相位噪声测试（a）@6.51GHz、（b）输出功率和消耗电流（包括输图 3. 12 VCO 调谐曲线测试结果表 3. 1 LiT-VCO 性能总结和比较

【参考文献】：
期刊论文
[1]低噪声、低功耗CMOS电荷泵锁相环设计[J]. 王洪魁,袁小云,张瑞智.  固体电子学研究与进展. 2004(01)

博士论文
[1]基于锁相环结构的频率综合器芯片电路设计[D]. 汪瀚.中国科学技术大学 2014

硕士论文
[1]基于全差分环形振荡器的电荷泵锁相环设计[D]. 陈亮.湘潭大学 2015
[2]65nm自适应带宽锁相环的设计与实现方法的研究[D]. 李闻界.复旦大学 2012



本文编号：2955589