45nmCMOS工艺三模冗余加固锁存器的性能评估

发布时间：2021-01-04 01:54

　　集成电路器件处在辐射敏感环境中时,易受到粒子轰击产生单粒子效应,使得电路的逻辑值发生翻转,影响电路的可靠性。为了提高电路的可靠性,需要针对单粒子效应引起的单粒子翻转（single event upset, SEU）问题进行加固研究,三模冗余（triple modular redundancy, TMR）锁存器是最简单有效的抗SEU加固锁存器。文章阐述了TMR相关基础知识,包括结构组成、可靠性分析和工作原理。TMR锁存器分为主级和从级。主级是由3个相同模块组成的,从级是"三中取二"表决器。文中使用的表决器为2种传统表决器和9种晶体管级表决器。传统表决器是由门级单元构成,晶体管级表决器是由PMOS管和NMOS管组合构成。文章分析比较了11种不同结构的TMR锁存器,利用Hspice仿真工具测得TMR锁存器的功耗、延迟、面积开销,并进行综合性能比较。 

【文章来源】：合肥工业大学学报(自然科学版). 2020年03期 北大核心

【文章页数】：6 页

【部分图文】：

基本三模冗余锁存器

三模冗余锁存器主级如图2所示,由图2可知,本文中三模冗余主级是3个同构的D锁存器,输入信号同时经过锁存器主级产生3个反向信号,再同时进入多数表决器。1.1.2 三模冗余锁存器从级

三模冗余系统结构如图3所示。其工作原理是3个模块同时对输入信号进行运算处理,并将运算结果送往多数表决器。因此,一个模块发生故障并不影响系统的正常工作,只有两个模块同时发生故障时,输出结果才会发生错误。3 表决器结构

【参考文献】：
期刊论文
[1]基于逻辑表决器的组合逻辑电路的设计[J]. 江丽,吴轶群.  山西电子技术. 2016(05)
[2]TMR故障注入与验证方法研究与实现[J]. 崔媛媛,张洵颖,肖建青.  计算机测量与控制. 2014(01)
[3]三模冗余系统的可靠性与安全性分析[J]. 陈州,倪明.  计算机工程. 2012(14)

博士论文
[1]数字电路软错误防护方法研究[D]. 黄正峰.合肥工业大学 2009



本文编号：2955914