一种用于Buck型DC-DC电源管理芯片的带隙基准源

发布时间：2021-01-07 22:49

　　针对广泛使用的Buck型DC-DC电源管理系统,出于带隙基准源产生的电压精度对系统输出影响的考虑,本文设计了一种带负反馈环路用于Buck（降压）型DC-DC电源管理芯片的基准电路.本文在对传统的基于BJT电压基准源的分析基础上,经过理论分析和模拟仿真,选用华虹0.18μm BCD工艺,在-40℃～100℃的温度范围内进行仿真,当输入电压为5 V的时候,基准源的温度系数为4.9×10^-6 ppm/℃,PSRR（电源抑制比）分别为-65.8 dB@dc,-40.2 dB@1.5 MHz,均表现出较好的性能. 

【文章来源】：微电子学与计算机. 2020,37(10)北大核心

【文章页数】：6 页

【部分图文】：

传统的带隙电压基准

如图2所示，为本文提出的带隙基准电压源整体结构电路．整体电路主要包括下列三个部分电路：基准的启动和产生偏置模块，带隙基准核心模块以及负反馈环路模块3.1 基准启动和偏置电路

V ref =A V1 A V2 V ref1 = A V1 A V2 [ V BE,Q2 +V Τ (1+ R 2 R 1 )lnΝ ] ?????? ??? (11)如图3带隙基准部分系统结构图所示,其中,OP为五管OTA,增益为AVOP;B1为R1、R2和Q2构成的分压网络,增益为β1;B2为R3和Q1构成的分压网络,增益为β2.则这个系统的传递函数为:

【参考文献】：
期刊论文
[1]一种高电源抑制比带隙基准源[J]. 周志兴,来强涛,姜宇,郭江飞,王成龙,陈腾,郭桂良.  微电子学与计算机. 2019(05)
[2]一种三阶曲率补偿带隙基准电压源的设计[J]. 张献中,张涛.  武汉科技大学学报. 2015(01)
[3]一种高PSR CMOS带隙基准电路设计[J]. 贺志伟,姜岩峰.  现代电子技术. 2014(13)
[4]一种用于PWM控制Buck型DC-DC变换器的带隙基准源[J]. 王宇星,朱波.  电子器件. 2013(02)
[5]一种新型CMOS集成降压源IP模块的设计[J]. 谢芳,戴庆元.  电子器件. 2009(06)



本文编号：2963390