用于MAPS中的精度可配置低功耗Cyclic ADC的设计
发布时间：2021-01-26 18:13
探索物质的基本构成及粒子间的相互作用一直是高能物理学研究的前沿。其中像素传感探测器及其专用集成电路对探测粒子起到了重要的作用。有源像素探测器MAPS（Monolithic Active Pixel Sensor）作为像素探测器当中的一种,对于探测宇宙中的高能粒子有着极其重要的用途。针对MAPS对于高能粒子的探测中的将模拟量向数字量转化的过程,需要采用适合的片上ADC以满足其精度、功耗、面积的要求。Cyclic ADC以其低功耗、小面积的特性适应了MAPS像素探测器对于列ADC的需求。本文设计了一款基于MAPS的精度可配置Cyclic ADC,采用数模混合设计方式,其精度可根据不同的应用场合配置成不同的数值。每种精度对应的最高采样速率不同。配置4位其最高采样速率达10MHz,配置5位其最高采样速率达8MHz,配置6位其最高采样速率达6.66MHz,配置7位其最高采样速率达5.71MHz,配置8位其最高采样速率达5MHz。用户可根据自身的需要选择不同的精度模式与不同的采样速率模式。相比之下,精度可配置的设计比起单一精度的ADC更大程度地满足了不同应用场合的需要。此ADC采用将采样与保持做在...
【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校
【文章页数】：68 页
【学位级别】：硕士
【部分图文】：
循环算法（cyclic）ADC结构图
哈尔滨工业大学工学硕士学位论文-8-图2-2循环算法（cyclic）ADC系统级框图2.4CyclicADC整体结构的设计此款ADC被设计为优化的循环架构。图2-3展示了以8位可配置循环ADC为例的循环架构示意图，包括用于模数转换的转换模块LevelShifter，用于校正模拟输出的失调误差的数字校准模块数字校正模块，提供可配置内部时钟频率以调整时钟频率的时钟发生器时钟产生模块。其中Levelshifter可在3.3V至1.5V之间实现信号传输的电压转换。图2-38位可配置CyclicADC循环架构示意图p3时钟控制子ADC的输入信号是外部信号Vsig还是内部产生信号VO。子ADC将模拟输入信号转换为数字信号输入到子DAC与数字校正模块当中，
哈尔滨工业大学工学硕士学位论文-8-图2-2循环算法（cyclic）ADC系统级框图2.4CyclicADC整体结构的设计此款ADC被设计为优化的循环架构。图2-3展示了以8位可配置循环ADC为例的循环架构示意图，包括用于模数转换的转换模块LevelShifter，用于校正模拟输出的失调误差的数字校准模块数字校正模块，提供可配置内部时钟频率以调整时钟频率的时钟发生器时钟产生模块。其中Levelshifter可在3.3V至1.5V之间实现信号传输的电压转换。图2-38位可配置CyclicADC循环架构示意图p3时钟控制子ADC的输入信号是外部信号Vsig还是内部产生信号VO。子ADC将模拟输入信号转换为数字信号输入到子DAC与数字校正模块当中，
【参考文献】：
期刊论文
[1]一种10位200ksps双模式循环型模数转换器的设计[J]. 齐思萌,赵宏亮,孙嘉斌. 辽宁工程技术大学学报(自然科学版). 2019(01)
博士论文
[1]高能物理实验中低噪声顶层金属CMOS像素传感器设计[D]. 安忙忙.华中师范大学 2017
[2]CMOS MAPS带电粒子探测器关键参数研究[D]. 付民.大连理工大学 2012
[3]高精度、低功耗流水线型模数转换器的研究与设计[D]. 尹睿.复旦大学 2010
[4]基于FPGA的精密时间—数字转换电路研究[D]. 宋健.中国科学技术大学 2006
硕士论文
[1]采用全局斩波的多位量化Delta-Sigma ADC的设计[D]. 周训智.哈尔滨工业大学 2018
[2]8位高速低功耗SAR ADC的设计[D]. 黄俊.东南大学 2018
[3]一种应用于图像传感器的循环型模数转换器的研究与设计[D]. 彭灿.吉林大学 2017
[4]一种用于CMOS图像传感器的12-bit 500-kS/s循环型模数转换器的设计[D]. 陆逢阳.吉林大学 2014
[5]CMOS图像传感器列级ADC研究与设计[D]. 徐文静.天津大学 2012
[6]12bit高速流水线ADC数字校正技术的研究[D]. 张淑颖.吉林大学 2012
[7]高速流水线A/D转换器的采样保持电路设计研究[D]. 蔡根旺.西安电子科技大学 2012
[8]流水线ADC中采样保持电路的研究与设计[D]. 傅玲.西安电子科技大学 2012
本文编号：3001588
【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校
【文章页数】：68 页
【学位级别】：硕士
【部分图文】：
循环算法（cyclic）ADC结构图
哈尔滨工业大学工学硕士学位论文-8-图2-2循环算法（cyclic）ADC系统级框图2.4CyclicADC整体结构的设计此款ADC被设计为优化的循环架构。图2-3展示了以8位可配置循环ADC为例的循环架构示意图，包括用于模数转换的转换模块LevelShifter，用于校正模拟输出的失调误差的数字校准模块数字校正模块，提供可配置内部时钟频率以调整时钟频率的时钟发生器时钟产生模块。其中Levelshifter可在3.3V至1.5V之间实现信号传输的电压转换。图2-38位可配置CyclicADC循环架构示意图p3时钟控制子ADC的输入信号是外部信号Vsig还是内部产生信号VO。子ADC将模拟输入信号转换为数字信号输入到子DAC与数字校正模块当中，
哈尔滨工业大学工学硕士学位论文-8-图2-2循环算法（cyclic）ADC系统级框图2.4CyclicADC整体结构的设计此款ADC被设计为优化的循环架构。图2-3展示了以8位可配置循环ADC为例的循环架构示意图，包括用于模数转换的转换模块LevelShifter，用于校正模拟输出的失调误差的数字校准模块数字校正模块，提供可配置内部时钟频率以调整时钟频率的时钟发生器时钟产生模块。其中Levelshifter可在3.3V至1.5V之间实现信号传输的电压转换。图2-38位可配置CyclicADC循环架构示意图p3时钟控制子ADC的输入信号是外部信号Vsig还是内部产生信号VO。子ADC将模拟输入信号转换为数字信号输入到子DAC与数字校正模块当中，
【参考文献】：
期刊论文
[1]一种10位200ksps双模式循环型模数转换器的设计[J]. 齐思萌,赵宏亮,孙嘉斌. 辽宁工程技术大学学报(自然科学版). 2019(01)
博士论文
[1]高能物理实验中低噪声顶层金属CMOS像素传感器设计[D]. 安忙忙.华中师范大学 2017
[2]CMOS MAPS带电粒子探测器关键参数研究[D]. 付民.大连理工大学 2012
[3]高精度、低功耗流水线型模数转换器的研究与设计[D]. 尹睿.复旦大学 2010
[4]基于FPGA的精密时间—数字转换电路研究[D]. 宋健.中国科学技术大学 2006
硕士论文
[1]采用全局斩波的多位量化Delta-Sigma ADC的设计[D]. 周训智.哈尔滨工业大学 2018
[2]8位高速低功耗SAR ADC的设计[D]. 黄俊.东南大学 2018
[3]一种应用于图像传感器的循环型模数转换器的研究与设计[D]. 彭灿.吉林大学 2017
[4]一种用于CMOS图像传感器的12-bit 500-kS/s循环型模数转换器的设计[D]. 陆逢阳.吉林大学 2014
[5]CMOS图像传感器列级ADC研究与设计[D]. 徐文静.天津大学 2012
[6]12bit高速流水线ADC数字校正技术的研究[D]. 张淑颖.吉林大学 2012
[7]高速流水线A/D转换器的采样保持电路设计研究[D]. 蔡根旺.西安电子科技大学 2012
[8]流水线ADC中采样保持电路的研究与设计[D]. 傅玲.西安电子科技大学 2012
本文编号：3001588
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3001588.html
