高分辨率DPWM模块的设计、集成与物理实现
发布时间：2021-01-28 03:23
Pulse Width Modulation（PWM）,即脉冲宽度调制,是一种广泛应用于直流电机控制、通信、开关电源等领域的技术。近年来,随着集成电路的发展,消费电子在市场中的占比越来越高,数字开关电源凭借其稳定性好、容易移植、可以实现复杂控制算法的特点逐渐成为热门的研究方向,其中的重要模块——数字脉冲宽度调制（Digital Pulse Width Modulation）模块也具有很大的研究价值,其线性度、开关频率和分辨率直接影响了开关电源的性能。通过对传统DPWM结构及提高分辨率方法的分析,本文提出了一种采用三级混合结构实现12bit分辨率的DPWM模块。根据SMIC 0.13μm工艺库,利用标准单元搭建了可调节延迟单元与校准模块,共同组成理想延迟为10ns的延迟链结构,其中可调节延迟单元的调节范围为0.705ns到1.835ns,最小延迟时间变化量约为0.069ns,使用8级串联实现延迟链。校准模块则通过检测延迟链上信号的相位差,从低到高逐步增加延迟,直到总延迟略高于10ns。在利用3bit延迟链结构、6bit计数-比较结构实现9bit分辨率的Core DPWM后,设计了二阶Si...
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：90 页
【学位级别】：硕士
【部分图文】：
Buck功率级的Simulink建模
电子科技大学硕士学位论文36考虑电容的等效串联电阻RESR和电感的直流电阻RDCR后，Buck功率级的Simulink模型如图3-20所示。图3-20Buck功率级的Simulink建模一般来说，数字电源系统中ADC的最小分辨率需要小于输出电压的纹波。根据计算可知，当ADC达到7-bit时，在-1V~1V的监测范围内其最小分辨率为0.016V，小于设计指标的电压纹波。由于实际情况下电压纹波可能比20mV小，而且待检测的DPWM模块的分辨率为12-bit，保守起见其分辨率需要比ADC的分辨率高3-bit，因此将ADC模型的分辨率设置为9-bit，模型如图3-21所示。后级的增益将电压信号转化为-256~255之间的离散数字信号。图3-21ADC的Simulink建模理想DPWM模型如图3-22所示，前级的控制信号与锯齿波相减后输入过零比较器，生成对应的脉冲宽度调制信号。图3-22理想DPWM模块的Simulink建模图3-23为基于Sigma-Delta调制的DPWM模块的模型。该模型中3bit分辨率通过二阶Sigma-Delta调制实现，后接一个理想的9-bit分辨率DPWM模型。由于
第三章高分辨率混合型DPWM模块的设计与集成37实际电路中将信号的分辨率从12-bit降低到9-bit时使用的是截位的方法，即直接舍弃最低位，因此在建模时需要加入一些额外的逻辑使生成的9-bit分辨率的信号小于准确值，保证行为的一致性。图3-23基于二阶Sigma-Delta调制的DPWM模块的Simulink建模图3-24为基于数字抖动的DPWM模块的模型。与Sigma-Delta调制类似，建模时需要加入一些额外的逻辑使生成的9-bit分辨率的信号小于准确值。之后将原始输入信号与经过9-bit量化后的信号相减作为LookupTable的行选择，将3-bit计数器的输出值作为LookupTable的列选择，生成对应开关周期的抖动信号。经过量化后的占空比信号与抖动信号相加，通过限幅器输出给分辨率为9-bit的CoreDPWM，实现有效分辨率为12-bit的DPWM模块。图3-24基于数字抖动的DMWM模块的Simulink建模最终得到的数字电源仿真系统的架构如图3-25所示，由于PID补偿器的设计已经有较为成熟的理论，本文不再对此进行赘述。图3-25一种基于Buck型开关电源系统的仿真平台
本文编号：3004267
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：90 页
【学位级别】：硕士
【部分图文】：
Buck功率级的Simulink建模
电子科技大学硕士学位论文36考虑电容的等效串联电阻RESR和电感的直流电阻RDCR后，Buck功率级的Simulink模型如图3-20所示。图3-20Buck功率级的Simulink建模一般来说，数字电源系统中ADC的最小分辨率需要小于输出电压的纹波。根据计算可知，当ADC达到7-bit时，在-1V~1V的监测范围内其最小分辨率为0.016V，小于设计指标的电压纹波。由于实际情况下电压纹波可能比20mV小，而且待检测的DPWM模块的分辨率为12-bit，保守起见其分辨率需要比ADC的分辨率高3-bit，因此将ADC模型的分辨率设置为9-bit，模型如图3-21所示。后级的增益将电压信号转化为-256~255之间的离散数字信号。图3-21ADC的Simulink建模理想DPWM模型如图3-22所示，前级的控制信号与锯齿波相减后输入过零比较器，生成对应的脉冲宽度调制信号。图3-22理想DPWM模块的Simulink建模图3-23为基于Sigma-Delta调制的DPWM模块的模型。该模型中3bit分辨率通过二阶Sigma-Delta调制实现，后接一个理想的9-bit分辨率DPWM模型。由于
第三章高分辨率混合型DPWM模块的设计与集成37实际电路中将信号的分辨率从12-bit降低到9-bit时使用的是截位的方法，即直接舍弃最低位，因此在建模时需要加入一些额外的逻辑使生成的9-bit分辨率的信号小于准确值，保证行为的一致性。图3-23基于二阶Sigma-Delta调制的DPWM模块的Simulink建模图3-24为基于数字抖动的DPWM模块的模型。与Sigma-Delta调制类似，建模时需要加入一些额外的逻辑使生成的9-bit分辨率的信号小于准确值。之后将原始输入信号与经过9-bit量化后的信号相减作为LookupTable的行选择，将3-bit计数器的输出值作为LookupTable的列选择，生成对应开关周期的抖动信号。经过量化后的占空比信号与抖动信号相加，通过限幅器输出给分辨率为9-bit的CoreDPWM，实现有效分辨率为12-bit的DPWM模块。图3-24基于数字抖动的DMWM模块的Simulink建模最终得到的数字电源仿真系统的架构如图3-25所示，由于PID补偿器的设计已经有较为成熟的理论，本文不再对此进行赘述。图3-25一种基于Buck型开关电源系统的仿真平台
本文编号：3004267
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3004267.html
