基于FPGA的RS+CC编译码器设计与实现
发布时间：2021-01-28 06:32
信道纠错编译码技术是保证数字通信数据可靠性传输的重要技术,在卫星通信、数字电视广播等许多领域有着较为广泛的使用。但是随着编码理论与信息技术的极速发展,传统的利用单一方式的纠错编译码已经逐渐无法满足某些系统的需求,为此在实际应用中常采用纠错能力更强的级联编译码方式保证通信系统的性能。为了快速获取RS（204,188）+CC（2,1,7）+卷积交织级联编码在不同信噪比下性能,本文研究选用上位机与FPGA板块相结合的实现方案。本文首先介绍了RS（204,188）编译码在高斯信道下的性能。关于RS译码器的设计采用了流水线的结构,提高了编译码的速度,减少了延迟,对译码器关键方程的求解采用了无逆的RIBM算法,节省了硬件资源消耗。然后,分析（2,1,7）卷积编译码不同码率在高斯信道中的性能。卷积编码的的译码使用Viterbi译码,为了提高译码的性能和速度,设计采用了3 bit量化的软判决译码算法,较硬判决有13 dB的性能提升。此外ACSU（加比选）单元包含了译码器大部分的计算量,是影响译码速度的关键部分,设计采用全并行结构,提高了译码的速度。最后,以Xilinx公司Virt...
【文章来源】：西南科技大学四川省
【文章页数】：77 页
【学位级别】：硕士
【部分图文】：
系统测试平台（VPX）机箱Fig.2-5SystemTestPlatform(VPX)chassis
2 系统结构与编译码理论译码原理分析 卷积码编码算法码算法是由 Elias 等人提出的一种有效的前向纠错编码(FEC)。卷将 k 个信息bit 编码成 n 个bit ，这样编码效率为k/n ，其中 m 表N=m+1表示约束长度。卷积编码此刻的输出与当前 k 个信息码元入信息码元均有关。卷积编码是充分利用码字间相关性来完成编码B-S标准中，同样使用到卷积编码技术，其作为内层纠错编码被使图 2-10 所示。该卷积编码属于( 2 ，1 ，7) 编码，卷积编码可以纠正传误，其编码结构相对较简单，下面根据卷积编码的结构介绍其编码方
图 2-12 加躁模块 RTL 图ig.2-12 Twisting module RTL diagram图 2-13 加躁模块时序图g.2-13 Twisting module timing diagram顶层 RTL 图。图 2-12 中，x[3:0]表2[7:0]表示加噪后数据；data_valid 真图，其中 Iin[3:0]为输入数据 x_valid6 延迟一个时钟周期的数据 FIFO 中读取一个数据 IQnoise[,12,4,4,4…]，与之对应的噪声数据么加躁后数据为[3,6,133,5,6,134,1，表明时序图中加噪后数据正确输入数据有效的情况下才会从噪
【参考文献】：
期刊论文
[1]Modified switched IMM estimator based on autoregressive extended Viterbi method for maneuvering target tracking[J]. HADAEGH Mahmoudreza,KHALOOZADEH Hamid. Journal of Systems Engineering and Electronics. 2018(06)
[2]基于导弹数据链的级联编码的设计与实现[J]. 姜智,闫智强,马骏,董诗萌. 弹箭与制导学报. 2019(02)
[3]基于滑窗流水的高性能可配置viterbi译码器[J]. 赵旭莹,李桓,王晓琴,王东琳. 微电子学与计算机. 2018(02)
[4]一种基于维特比解码的超高频RFID读写器解码器设计[J]. 王贺,王俊宇. 复旦学报(自然科学版). 2017(03)
[5]A pipelined Reed-Solomon decoder based on a modified step-by-step algorithm[J]. Xing-ru PENG,Wei ZHANG,Yan-yan LIU. Frontiers of Information Technology & Electronic Engineering. 2016(09)
[6]RS编码在移动通信中的应用及性能分析[J]. 曾裕. 山东工业技术. 2015(16)
[7]一种高效RS编解码器的FPGA实现[J]. 李晓飞,牟崧友. 电视技术. 2008(12)
[8]基于RiBM算法的RS译码器设计和实现[J]. 陈曦,谢军,邱琪. 光通信技术. 2008(11)
博士论文
[1]误码条件下信道编码识别研究[D]. 任亚博.清华大学 2016
[2]RS码译码算法及其实现的研究[D]. 徐朝军.西安电子科技大学 2006
硕士论文
[1]删余卷积码的维特比译码器的设计与实现[D]. 黄瑶.西安电子科技大学 2018
[2]软输出维特比译码算法的改进与应用[D]. 吴长江.西安电子科技大学 2018
[3]LDPC长码编码识别技术研究[D]. 李亚辉.西安电子科技大学 2017
[4]信道编译码算法研究与实现[D]. 邹游.东南大学 2016
[5]兼容DVB-S2X标准的全码率BCH编译码器设计与FPGA实现[D]. 杨翠.西安电子科技大学 2016
[6]AWGN信道下基于Kite码的QC-LDPC码和DVB-S2标准LDPC码的无码率编码技术研究[D]. 王风永.西安电子科技大学 2016
[7]基于FPGA的高速LDPC-CC译码器的设计与实现[D]. 王贵波.北京理工大学 2016
[8]基于FPGA的卫星通信信道编码设计与工程实现[D]. 于剑.河北科技大学 2015
[9]高效Reed-Solomon码硬判决译码器的研究与设计[D]. 彭星入.天津大学 2016
[10]基于FPGA的DVB-S卫星数字信号监测系统研制[D]. 宋月.北华航天工业学院 2015
本文编号：3004518
【文章来源】：西南科技大学四川省
【文章页数】：77 页
【学位级别】：硕士
【部分图文】：
系统测试平台（VPX）机箱Fig.2-5SystemTestPlatform(VPX)chassis
2 系统结构与编译码理论译码原理分析 卷积码编码算法码算法是由 Elias 等人提出的一种有效的前向纠错编码(FEC)。卷将 k 个信息bit 编码成 n 个bit ，这样编码效率为k/n ，其中 m 表N=m+1表示约束长度。卷积编码此刻的输出与当前 k 个信息码元入信息码元均有关。卷积编码是充分利用码字间相关性来完成编码B-S标准中，同样使用到卷积编码技术，其作为内层纠错编码被使图 2-10 所示。该卷积编码属于( 2 ，1 ，7) 编码，卷积编码可以纠正传误，其编码结构相对较简单，下面根据卷积编码的结构介绍其编码方
图 2-12 加躁模块 RTL 图ig.2-12 Twisting module RTL diagram图 2-13 加躁模块时序图g.2-13 Twisting module timing diagram顶层 RTL 图。图 2-12 中，x[3:0]表2[7:0]表示加噪后数据；data_valid 真图，其中 Iin[3:0]为输入数据 x_valid6 延迟一个时钟周期的数据 FIFO 中读取一个数据 IQnoise[,12,4,4,4…]，与之对应的噪声数据么加躁后数据为[3,6,133,5,6,134,1，表明时序图中加噪后数据正确输入数据有效的情况下才会从噪
【参考文献】：
期刊论文
[1]Modified switched IMM estimator based on autoregressive extended Viterbi method for maneuvering target tracking[J]. HADAEGH Mahmoudreza,KHALOOZADEH Hamid. Journal of Systems Engineering and Electronics. 2018(06)
[2]基于导弹数据链的级联编码的设计与实现[J]. 姜智,闫智强,马骏,董诗萌. 弹箭与制导学报. 2019(02)
[3]基于滑窗流水的高性能可配置viterbi译码器[J]. 赵旭莹,李桓,王晓琴,王东琳. 微电子学与计算机. 2018(02)
[4]一种基于维特比解码的超高频RFID读写器解码器设计[J]. 王贺,王俊宇. 复旦学报(自然科学版). 2017(03)
[5]A pipelined Reed-Solomon decoder based on a modified step-by-step algorithm[J]. Xing-ru PENG,Wei ZHANG,Yan-yan LIU. Frontiers of Information Technology & Electronic Engineering. 2016(09)
[6]RS编码在移动通信中的应用及性能分析[J]. 曾裕. 山东工业技术. 2015(16)
[7]一种高效RS编解码器的FPGA实现[J]. 李晓飞,牟崧友. 电视技术. 2008(12)
[8]基于RiBM算法的RS译码器设计和实现[J]. 陈曦,谢军,邱琪. 光通信技术. 2008(11)
博士论文
[1]误码条件下信道编码识别研究[D]. 任亚博.清华大学 2016
[2]RS码译码算法及其实现的研究[D]. 徐朝军.西安电子科技大学 2006
硕士论文
[1]删余卷积码的维特比译码器的设计与实现[D]. 黄瑶.西安电子科技大学 2018
[2]软输出维特比译码算法的改进与应用[D]. 吴长江.西安电子科技大学 2018
[3]LDPC长码编码识别技术研究[D]. 李亚辉.西安电子科技大学 2017
[4]信道编译码算法研究与实现[D]. 邹游.东南大学 2016
[5]兼容DVB-S2X标准的全码率BCH编译码器设计与FPGA实现[D]. 杨翠.西安电子科技大学 2016
[6]AWGN信道下基于Kite码的QC-LDPC码和DVB-S2标准LDPC码的无码率编码技术研究[D]. 王风永.西安电子科技大学 2016
[7]基于FPGA的高速LDPC-CC译码器的设计与实现[D]. 王贵波.北京理工大学 2016
[8]基于FPGA的卫星通信信道编码设计与工程实现[D]. 于剑.河北科技大学 2015
[9]高效Reed-Solomon码硬判决译码器的研究与设计[D]. 彭星入.天津大学 2016
[10]基于FPGA的DVB-S卫星数字信号监测系统研制[D]. 宋月.北华航天工业学院 2015
本文编号：3004518
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3004518.html
