射频微系统2.5D/3D封装技术发展与应用
发布时间：2021-01-30 03:17
2.5D/3D封装技术是满足未来射频系统更高集成度、更高性能、更高工作频率需求的主要手段。文中介绍了目前微系统2.5D/3D封装技术的发展趋势及硅通孔（TSV）、微凸点/铜柱、圆片级封装等先进的高密度封装技术,并关注了2.5D/3D封装技术在射频微系统领域的应用及挑战,为射频微系统集成封装技术研究提供参考。
【文章来源】：电子机械工程. 2016,32(06)
【文章页数】：6 页
【部分图文】：
电子封装结构发展趋势
图1电子封装结构发展趋势［1］图2所示的电子封装结构发展路线图进一步说明电子封装结构随着技术进步而不断更新换代，并将继续向着高性能、高集成度、低成本的3D微系统方向发展。持续驱动3D封装技术发展的因素如下:1)超越摩尔。集成电路特征尺寸已达到极限、成本不断攀升，采用新一代封装技术在提高系统性能的同时不断提高集成度;2)提高性能。缩短信号传输路径、提高处理速度、提高带宽、降低ＲC延迟、降低功耗等;3)异质集成。在一个封装体内，同时集成各种功能器件(ＲF器件、存储器、逻辑器件、MEMS等)、集成多种材料(Si、GaAs、GaN);4)成本控制。采用圆片级封装技术可有效降低成本。图2电子封装结构发展路线图［2］图2中DIP(DualIn-linePackage)为双列直插式封装;QFP(QuadFlatPackage)为四方引脚扁平式封装;LCC(LeadlessChipCarriers)为无阵脚芯片封装;PGA(PinGridArraypackage)为插针网络阵列封装;WBBGA(WireBondBallGridArraypackage)为引线键合球栅阵列封装;SOT/TSOP(SmallOutlineTransistor/ThinSmallOutlinePackage)为薄小外形封装;SiP(Sys-teminPackage)为系统级封装;FCBGA/CSP(FlipChipBGApackage/ChipScalePackage)为倒装芯片球栅阵列封装/芯片尺寸封装;WLCSP(WaferLevelCSP)为圆片级芯片尺寸封装;QFN(QuadFlatNo-leadpackage)为四方无引脚扁平式封装;PoP/PiP(PackageonPackage/PackageinPackage)为封装叠封装/封装内封装;3DWLP(3DWaferLeverPackage)为三维圆片级封装;2．5Dinterposer为2．5D转接板;FOWLP(Fan-OutWLP)为扇出型圆片级封装;EmbeddedSiP为芯片埋入式系统级封装;3DIC为三维集成电路;FOPoP(Fan-OutPoP)为扇出型封装叠封装;FOSiP(Fan-OutSiP)为扇出型系统级封装。目前主流的微?
谛酒?鲜迪窒低车墓δ埽?缤?(b)所示。在理想的情况下，SoC可以实现最低的成本、最小的尺寸和最优的性能。3)系统级封装(SysteminPackage，SiP)［4］。从封装的角度出发，将各种不同功能模块(芯片)集成在一个封装体内，如图3(c)所示。2005年国际半导体技术发展路线图(ITＲS2005)在组装与封装中对SiP的定义是:“系统级封装是采用任何组合，将多个具有不同功能的有源电子器件、可选择性的无源元件以及诸如MEMS或光学器件等其他器件首先组装成可以提供多种功能的单个标准封装件，形成一个系统或者子系统”。图33种封装形式示意图迄今为止，在IC芯片领域，SoC是最高级的芯片;在IC封装领域，SiP是最高级的封装。一方面，SiP涵·2··综述与动态·电子机械工程2016年12月
【参考文献】：
期刊论文
[1]系统级封装（SiP）技术研究现状与发展趋势[J]. 胡杨,蔡坚,曹立强,陈灵芝,刘子玉,石璐璐,王谦. 电子工业专用设备. 2012(11)
[2]三维集成封装中的TSV互连工艺研究进展[J]. 吴向东. 电子与封装. 2012(09)
[3]3D堆叠技术及TSV技术[J]. 朱健. 固体电子学研究与进展. 2012(01)
[4]圆片级封装技术[J]. 童志义. 电子工业专用设备. 2006(12)
[5]系统级封装（SiP）集成技术的发展与挑战[J]. 蔡坚,王水弟,贾松良. 中国集成电路. 2006(09)
[6]系统模块（SiP）和三维封装（3D）在移动通讯中的应用（英文）[J]. 李维平,Chris Scanlan,Akito Yoshida. 电子工业专用设备. 2004(07)
本文编号：3008132
【文章来源】：电子机械工程. 2016,32(06)
【文章页数】：6 页
【部分图文】：
电子封装结构发展趋势
图1电子封装结构发展趋势［1］图2所示的电子封装结构发展路线图进一步说明电子封装结构随着技术进步而不断更新换代，并将继续向着高性能、高集成度、低成本的3D微系统方向发展。持续驱动3D封装技术发展的因素如下:1)超越摩尔。集成电路特征尺寸已达到极限、成本不断攀升，采用新一代封装技术在提高系统性能的同时不断提高集成度;2)提高性能。缩短信号传输路径、提高处理速度、提高带宽、降低ＲC延迟、降低功耗等;3)异质集成。在一个封装体内，同时集成各种功能器件(ＲF器件、存储器、逻辑器件、MEMS等)、集成多种材料(Si、GaAs、GaN);4)成本控制。采用圆片级封装技术可有效降低成本。图2电子封装结构发展路线图［2］图2中DIP(DualIn-linePackage)为双列直插式封装;QFP(QuadFlatPackage)为四方引脚扁平式封装;LCC(LeadlessChipCarriers)为无阵脚芯片封装;PGA(PinGridArraypackage)为插针网络阵列封装;WBBGA(WireBondBallGridArraypackage)为引线键合球栅阵列封装;SOT/TSOP(SmallOutlineTransistor/ThinSmallOutlinePackage)为薄小外形封装;SiP(Sys-teminPackage)为系统级封装;FCBGA/CSP(FlipChipBGApackage/ChipScalePackage)为倒装芯片球栅阵列封装/芯片尺寸封装;WLCSP(WaferLevelCSP)为圆片级芯片尺寸封装;QFN(QuadFlatNo-leadpackage)为四方无引脚扁平式封装;PoP/PiP(PackageonPackage/PackageinPackage)为封装叠封装/封装内封装;3DWLP(3DWaferLeverPackage)为三维圆片级封装;2．5Dinterposer为2．5D转接板;FOWLP(Fan-OutWLP)为扇出型圆片级封装;EmbeddedSiP为芯片埋入式系统级封装;3DIC为三维集成电路;FOPoP(Fan-OutPoP)为扇出型封装叠封装;FOSiP(Fan-OutSiP)为扇出型系统级封装。目前主流的微?
谛酒?鲜迪窒低车墓δ埽?缤?(b)所示。在理想的情况下，SoC可以实现最低的成本、最小的尺寸和最优的性能。3)系统级封装(SysteminPackage，SiP)［4］。从封装的角度出发，将各种不同功能模块(芯片)集成在一个封装体内，如图3(c)所示。2005年国际半导体技术发展路线图(ITＲS2005)在组装与封装中对SiP的定义是:“系统级封装是采用任何组合，将多个具有不同功能的有源电子器件、可选择性的无源元件以及诸如MEMS或光学器件等其他器件首先组装成可以提供多种功能的单个标准封装件，形成一个系统或者子系统”。图33种封装形式示意图迄今为止，在IC芯片领域，SoC是最高级的芯片;在IC封装领域，SiP是最高级的封装。一方面，SiP涵·2··综述与动态·电子机械工程2016年12月
【参考文献】：
期刊论文
[1]系统级封装（SiP）技术研究现状与发展趋势[J]. 胡杨,蔡坚,曹立强,陈灵芝,刘子玉,石璐璐,王谦. 电子工业专用设备. 2012(11)
[2]三维集成封装中的TSV互连工艺研究进展[J]. 吴向东. 电子与封装. 2012(09)
[3]3D堆叠技术及TSV技术[J]. 朱健. 固体电子学研究与进展. 2012(01)
[4]圆片级封装技术[J]. 童志义. 电子工业专用设备. 2006(12)
[5]系统级封装（SiP）集成技术的发展与挑战[J]. 蔡坚,王水弟,贾松良. 中国集成电路. 2006(09)
[6]系统模块（SiP）和三维封装（3D）在移动通讯中的应用（英文）[J]. 李维平,Chris Scanlan,Akito Yoshida. 电子工业专用设备. 2004(07)
本文编号：3008132
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3008132.html
