一种全数字前馈式时间交织模数转换器时间误差后台校准算法

发布时间：2021-01-31 08:20

　　该文设计实现了一种全数字前馈式时间交织模数转换器（TIADC）时间误差校准算法,其中采样时间误差提取采用改进的时间误差函数求导模块的前馈式提取方法,可以提高在输入信号频率较高时误差提取的准确度;同时,为了降低误差提取单元的复杂性,采用了以减法实现的时间误差函数;最后,采用基于1阶泰勒补偿完成时间误差的实时校正。仿真验证表明,应用于4通道14位TIADC系统,当输入信号为多频信号时,系统动态性能无杂散动态范围（SFDR）从48.6 dB提高到80.7 dB。与传统基于前馈校准结构对比,可以将有效校准输入信号带宽从0.19提高到0.39,提高了校准算法的应用范围。 

【文章来源】：电子与信息学报. 2020,42(02)北大核心

【文章页数】：8 页

【部分图文】：

误差提取收敛情况

?14bitADC的理想SNDR约为86dB，从图8可以看出改进前后校准效果中的SNDR下降为76dB处所对应的带宽由0.19提高到0.39，TIADC能获得良好性能的输入信号带宽获得明显提高。为了分析本文的校准算法与现有的TIADC时间误差校准技术之间的关键差异，表2给出了本文和文献[12,15,18,19]中主要特征的对比。采用多频输入的校准效果如图9，可以看出，校准前后的SFDR由–57.63dB下降到–89.76dB，该校准系统对多频信号的校准效果显著。图6误差提取收敛情况图7归一化输入频率为0.35时，校准前后的频谱图图8不同输入频率下，改进前后SNDR对比表1归一化输入频率为0.35时，校准前后性能参数表SNDR(dB)SFDR(dB)ENOB(bit)校准前44.8947.947.16改进前57.5460.569.27改进后82.9089.9413.48表2与现有技术的对比性能特征ISSCC2014[12]ISCAS2017[15]SPAWC2011[18]TCAD-I2012[19]本文结果盲校准是是半盲校准是是任意奈奎斯特适用否否是是否需要添加参考通道否否否是否测试输入否否是否否适用通道任意任意2任意任意前馈校准是否否否是收敛时间(×Ts)10k250k4k1.5k5k第2期邓红辉等：一种全数字前馈式时间交织模数转换器时间误差后台校准算法415

校准系统的硬件消耗大大降低。2时间误差校准原理2.1TIADC工作原理图2(a)为TIADC的架构框图，包括了M个时间交织的子ADC，以相同的频率fs/M对输入信号进行采样，最后子ADC的输出被数据复合以形成输出数据流。理想情况下，整个ADC将具有与子ADC相同的分辨率，等效采样频率fs和等效采样周期Ts。然而，由于工艺偏差，导致子ADC之间存在通道失配，主要包括偏移(om)，增益(gm)和时序失配(δtm)，如图2(b)误差模型所示，这些失配会大大图1TIADC时间误差的全数字校准图2TIADC原理框图第2期邓红辉等：一种全数字前馈式时间交织模数转换器时间误差后台校准算法411


本文编号：3010520