一种IC测试仪的DSIO模块设计

发布时间：2021-02-02 02:48

　　集成电路测试技术随着集成电路技术的发展而发展,并且在集成电路的研发、设计、生产和应用等各方面都可以看到集成电路测试仪的身影。近十几年随着超大规模集成电路制造技术的发展,使得具有一定数量的数字管脚集成电路得到广泛应用,此类集成电路测试要求集成电路测试仪能够进行几百次的电压、电流和时序测试以及百万次的功能测试,如此大规模的功能测试意味着海量的测试向量需要存储并下发给被测件。因此,集成电路测试仪器如何方便地对具有上述特点集成电路进行功能测试成为当前亟需解决的问题。本文首先介绍了数字集成电路测试仪的相关结构和功能测试涉及的测试向量相关内容,结合测试需求设计了一种IC（Integrated Circuit）测试仪的测试向量存储管理模块（Digital Signal Input/Output,DSIO）,并给出了模块设计原理、功能描述以及主要存在问题的解决方案。根据数字集成电路测试仪的一般构成,本文模块硬件主要由FPGA（Field Programmable Gate Array）控制处理核心和DDR3 SDRAM（Double Data Rate 3Synchronous Dynamic Ran... 

【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校

【文章页数】：76 页

【学位级别】：硕士

【文章目录】：
摘要
abstract
第一章 绪论
    1.1 集成电路的发展状况
        1.1.1 集成电路的分类
        1.1.2 集成电路发展的特点
    1.2 集成电路测试的发展状况
        1.2.1 集成电路测试的发展
        1.2.2 集成电路测试的重要性
        1.2.3 集成电路测试的分类
    1.3 主要研究内容及章节安排
第二章 数字IC测试仪DSIO模块设计
    2.1 数字集成电路测试仪硬件框架介绍
    2.2 测试向量
    2.3 模块设计原理及功能描述
    2.4 主要问题解决方案
        2.4.1 测试向量缓存方案
        2.4.2 测试向量处理方案
        2.4.3 DDR3 SDRAM读写总线仲裁方案
        2.4.4 测试向量预读取处理
    2.5 本章小结
第三章 DSIO模块的硬件实现
    3.1 系统设计原则
    3.2 FPGA及 DDR3 SDRAM的选型介绍
        3.2.1 FPGA芯片介绍
        3.2.2 DDR3 SDRAM芯片介绍
    3.3 电子引脚
    3.4 DSIO模块硬件框架设计
    3.5 DDR3 SDRAM存储器的多端口读写控制设计
        3.5.1 DDR3 SDRAM工作原理
        3.5.2 多端口读写数据控制器设计
        3.5.3 读写数据缓存接口
    3.6 本章小结
第四章 DSIO模块的可编程逻辑实现
    4.1 DSIO模块的可编程逻辑总体设计框架
    4.2 时钟路由与MIG核例化
        4.2.1 时钟电路
        4.2.2 DDR3 MIG核例化
    4.3 DSIO模块的DDR3 SDRAM存储控制逻辑
        4.3.1 DSIO预读数据控制逻辑
        4.3.2 DSIO DDR3 读写控制逻辑
    4.4 DSIO模块的读写数据总线仲裁逻辑
    4.5 本章小结
第五章 测试结果及分析
    5.1 DSIO模块性能测试
        5.1.1 正确性及预读测试
        5.1.2 多端口数据连续性测试
        5.1.3 DSIO模块数据总线仲裁测试
        5.1.4 测试向量发送及捕获速率测试
        5.1.5 多端口混合读写带宽测试
    5.2 本章小结
第六章 总结与展望
致谢
参考文献
附录



本文编号：3013905