三维集成电路中PDN的IR-drop研究

发布时间：2021-02-07 18:39

　　随着芯片特征尺寸的不断缩小以及三维集成电路（3D-IC）技术的出现,芯片的单位面积内可集成越来越多的晶体管,因此带来的电阻性电压降（IR-drop）问题愈发严重。目前,片上电源分配网络（PDN）的节点已增长到上千万的地步,IR-drop噪声的仿真与计算需要耗费大量时间。过大的IR-drop会造成芯片内部延时增大、时钟抖动,甚至会造成芯片的逻辑错误,影响芯片的功能。三维电源分配网络（3D-PDN）是位于三维芯片内部,用于向芯片上晶体管提供稳定电压的供电网络,其也是三维芯片中IR-drop产生的根源。因此,如何快速计算并减小3D-PDN中的IR-drop,已经成为3D-IC设计中的一个重要目标。本文建立了3D-PDN的等效模型,该模型由多层片上PDN、网络层之间的TSV以及微焊球组成。采用分步建模的方式,分别建立了TSV、微焊球以及片上PDN的等效模型,并采用公式计算或软件仿真的方式提取了相应的寄生参数,最后依据实际电路结构进行互连。相较于传统模型,该模型额外考虑了片上PDN的寄生电容,并对电源线进行分段建模。验证结果表明,在频率为0.1GHz-15GHz的范围内,本文模型与参考模型的自阻... 

【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校

【文章页数】：95 页

【学位级别】：硕士

【部分图文】：

TSV边缘分布下VH的公式值与ADS仿真值对比

【参考文献】：
期刊论文
[1]考虑硅衬底效应的基于TSV的3D-IC电源分配网络建模[J]. 孙浩,赵振宇,刘欣.  计算机工程与科学. 2014(12)

博士论文
[1]深亚微米VLSI电源/地线网络信号完整性主要问题的算法研究[D]. 苏浩航.西安电子科技大学 2008

硕士论文
[1]VLSI P/G网的瞬态IR-drop分析[D]. 满进财.西安电子科技大学 2007



本文编号：3022651