基于端面耦合的InP基激光器/硅光波导混合集成技术研究

发布时间：2021-02-10 10:00

　　针对硅光子集成回路缺少实用化光源的问题,提出了一种1.55μm波段InP基FP激光器芯片、InP基PIN光电探测器芯片与硅光波导芯片集成模块的设计与制备方法。使用CMOS工艺兼容的硅光无源器件制备工艺,设计并制备了倒拉锥型端面耦合器,与锥形透镜光纤耦合效率为36.7%。采用微组装对准技术将激光器芯片与硅波导芯片耦合、UV固化胶固化后耦合效率为35.8%,1 dB耦合对准容差横向为1.2μm,纵向为0.95μm。 

【文章来源】：光电子技术. 2020,40(01)北大核心

【文章页数】：6 页

【部分图文】：

硅基光栅-InP基光电探测器键合图

使用FDTD（时域有限差分方法）对端面耦合结构进行仿真，硅波导上覆盖的SiO2厚度2μm，折射率为1.45；倒拉锥硅光波导结构参数为：长度80μm、宽度由500 nm渐变至150 nm。仿真结果如图4所示，图4(a）为150 nm宽波导端面处的模场图，模场面积约4×4μm2，由于端面处硅波导过窄，无法将光限制在硅波导中，硅光波导中的光扩散到二氧化硅包层中，图4(b）为150 nm宽波导端面外1μm处的模场图，模场面积约为5×5μm2，此时的光被限制在二氧化硅包层中。图5(a）为扫描电子显微镜下深硅刻蚀面形貌图。使用纤芯直径为4μm的锥形透镜光纤测得端面耦合效率为19.9%，这是由于刻蚀时基台温度较高，导致端面耦合器的端面刻蚀比较粗糙，耦合效率较低。改善刻蚀条件，将基台温度稳定在20℃，刻蚀面形貌改善，如图5(b）所示。此时使用光斑尺寸为4μm的锥形透镜光纤测量的端面耦合效率为36.7%。

图1 激光器-硅波导耦合示意图硅光波导芯片制备工艺如下：首先采用电子束光刻机（Vistec EBPG 5200）光刻出全刻蚀的波导和倒拉锥结构，使用ZEP520作为电子束光刻胶。然后通过电感耦合等离子体反应离子刻蚀机（ICP-RIE）在顶硅层刻蚀出波导和倒拉锥结构。采用电子束光刻技术光刻出浅刻蚀的光栅图形，使用ICP-RIE刻蚀机在硅层刻蚀出光栅，采用等离子体增强化学气相沉积技术（PECVD）沉积2μm的氧化硅层。利用化学机械抛光技术（CMP）将硅光芯片背面减薄，芯片总厚度减薄至300μm。利用紫外光刻机和基于CHF3气体的ICP-RIE深硅刻蚀机制作出深300μm宽1 mm的沟槽。得到如图1所示的具有端面水平耦合器、硅光波导、光栅垂直耦合器的硅光无源芯片。硅光芯片端面测试仪器为扫描电子显微镜，InP基激光器光波长测试仪器为近红外波段光谱仪，激光器/硅光波导芯片耦合平台为六轴精密对准测试平台。


本文编号：3027194