基于DDS和PLL技术的S波段低相噪频率合成器设计

发布时间：2021-02-10 19:13

　　频率合成器作为通信系统的核心,可应用于仪表技术、雷达、航天等诸多领域,随着电子设备的飞速发展以及器件工艺水平的不断提高,对频率合成器的相位噪声、杂散等性能要求愈发严格。如何将直接数字频率合成（DDS）和锁相环频率合成（PLL）两种技术充分结合,进行高性能频率合成器的研制工作显得十分重要。本文首先论述了频率合成器的背景意义及频率合成技术的发展,重点分析DDS和PLL的原理和组成结构,对两者的相噪、杂散等基本特性进行了具体分析。考虑到传统单一的频率合成技术有所限制,本课题采用DDS和PLL的混合式频率合成技术,给出了三种常用DDS+PLL组合结构,综合本文指标要求与可行性考虑,选择DDS直接激励PLL方案进行S波段频率合成器的设计。其次,介绍了频率合成器的设计实现。采用模块化设计思想,以FPGA为中控单元,选取性能优良的DDS芯片AD9910和低噪声数字鉴相芯片ADF4108为核心构建信号发生模块。同时利用仿真软件ADIsimPLL 4.20进行锁相环电路设计,实现PLL器件参数和相关特性仿真,验证电路功能的同时提高了设计效率。详细阐述了DDS模块和PLL模块的逻辑时序实现,FPGA通过接... 

【文章来源】：中北大学山西省

【文章页数】：76 页

【学位级别】：硕士

【部分图文】：

七阶椭圆型LPF电路

七阶椭圆型LPF幅-频特性仿真曲线

中北大学学位论文频率为 10MHz，进行分频系数的选择，包括 13、14、15 三种倍频系点击 确认配置完成 即可。可继续进行界面参数的设置，每次点击 恢复到默认的参数配置。默认为 DDS 选择DRG 工作模式，频率范围，上限值为 190MHz，产生步进为 10/15KHz 的递增步长，更新时钟下，PLL 选择 15 倍频，最终得到 2.1GHz～2.85GHz 的 S 波段扫频信号

【参考文献】：
期刊论文
[1]大数据时代的航天靶场遥测思考[J]. 于志坚,侯金宝.  遥测遥控. 2015(03)
[2]高频快速锁相源设计[J]. 王昊,沙莎.  长春理工大学学报(自然科学版). 2014(06)
[3]高速PCB电磁兼容的研究[J]. 岳春华,尹征琦.  电子质量. 2007(08)
[4]现代频率合成技术的研究进展[J]. 杨檍,鲍景富.  电讯技术. 2007(02)

博士论文
[1]微波毫米波雷达频率源关键技术研究[D]. 胥鑫.电子科技大学 2015
[2]直接数字频率合成技术的研究与应用[D]. 石雄.华中科技大学 2007

硕士论文
[1]基于FPGA和DDS技术的双通道正交信号源的设计与实现[D]. 刘阳.中北大学 2017
[2]2.45GHz锁相式频率合成器的设计与实现[D]. 唐宇刚.中国科学技术大学 2017
[3]应用于混合频率综合器中混频器的研究[D]. 乔利娜.内蒙古大学 2017
[4]基于DDS的超宽带高性能微波频率源研究[D]. 沈亚飞.东南大学 2017
[5]雷达目标模拟器的数字化关键技术研究[D]. 戚群.长春理工大学 2017
[6]小型化数字式频率合成器的设计与实现[D]. 白振强.电子科技大学 2016
[7]全数字锁相环的研究与设计[D]. 莫妍妍.深圳大学 2016
[8]基于FPGA的直接数字频率合成器研究[D]. 贺理.苏州大学 2016
[9]基于FPGA的高精度相位可控DDS的设计与实现[D]. 王晋伟.中北大学 2016
[10]GHz高频信号发生器的研制[D]. 李鹏.陕西师范大学 2016



本文编号：3027854